nilkreoalekbcronmik integrierte a Schaltkreise a Eigenschaften und Einsatzrichilinien CMOS-Logikbaureihe V 4000 D ApplikationCMOS -Logikbaureihe V4000D Heft 1 Eigenschaften und Einsatzrichtlinien der CMOS - Logikbaureihe v4000D veb mikroelektronik >karl marx: erfurt im veb kormbinat mikroelektronikInhaltsiibersicht 3.1. 3.2. 4.1. 4.2. 4.3. 4.4, 4.5. 4.6. 5.1. 5.2. 5.3. 5.4. 6. 7. 9. Vorbemerkungen Allgemeines Technische Daten der Logikbaureihe V 4000 D Grenzwerte Kennwerte und Betriebsbedingungen Richtlinien fir den Einsatz von CMOS-Schaltkreisen derBaureihe V 4000 D Betriebsspannungen Leistungsaufnahme und maximale Verlustleistung Stromversorgung Eingange von CMOS-Schaltkreisen Ausgange von CMOS~Schaltkreisen Einbau- und Ltvorschriften Beispiele fir Interface-Schaltungen TTL-Schaltkreise mit angekoppeltem CMCS-Schaltkreis CMOS-Schaltkreis mit angekoppeltem TTL-Schaltkreis Operationsverstrker mit angekoppeltem CMOS-Schaltkreis CMOS-Schaltkreis mit angekoppeltem Bipolartransistor Gehduse der Logikbaureihe V 4000 D Hinweise auf Standards Zeichenerklarung Obersicht ber CMOS-Baureihen (Plast-Gehlduse) Nachdruck, auch auszugsweise, nur mit Genehmigung des Herausgebers! Seite om mo + 12 12 12 13 17 20 21 26 26 27 28 28 28 29 301. Vorbemerkungen Die vorliegende technische Information dient dem Informationsbe- dirfnis des Schaltungsentwicklers und Gerdtekonstrukteurs. Sie gibt keine Auskunft tiber Liefermglichkeit und beinhaltet keine Verbindlichkeit zur Produktion. Giiltige Unterlagen fiir den Bezug der in dieser Information be- schriebenen Schaltkreise sind allein die Typstandards oder die in einem Liefervertrag fixierten Vereinbarungen. Anderungen der Bauelementeeigenschaften, die dem technischen Fortschritt dienen, behalt sich der Halbleiterbauelemente-Her- steller vor. F Anfragen und Hinweise zu technischen Problemen sind zu richten an veb mikroelektronik karl marx" erfurt Abteilung Applikation Bauelemente 010 Erfurt Rudolfstrabe 472. Allgemeines Dem internationalen Trend und den Forderungen der Anwenderindustrie nach Einsatz von Schaltkreisen mit mglichst geringer Leistungs- aufnahme folgend, wur-:ie im veb mikroelektronik karl marx erfurt mit der Entwicklung einer Schaltkreisbaureihe auf der Basis von CMOS-Technologie begonnen. Die Schaltkreise dieser Baureihe V 4000 D entsprechen in ihren wesentlichen Daten denen der international ver- breiteten Baureihe 4000 B, die dber gepufferte Ausgangsstufen ver- figt. Die wichtigsaten Merkmale dieser Logikbaureihe sind: - groBer Betriebsspannungsbereich 3...15 V - der Maximalwert der Ausgangsimpedanz ist nahezu unabhangig von allen erlaubten Eingangsbelegungen - nahezu ideale Obertragungskennlinie - hohe Strsicherheit - niedrige, einheitliche Eingangskapazitat Als Beispiel zeigt Abb. 1 a das Schaltbild eines Gatters eines 4 x 2 Eingangs-NAND-Schaltkreises aus der Baureihe-V 4000 D, des VY 4011 D. Vergleichsweise dazu ist in Abb. 1 b das Schaltbild eines NAND-Gatters eines ungepufferten Schaltkreises dargestellt. Abb. 2 a zeigt die Obertragungskurve eines Gatters V 4011 D bei den Betriebsspannungen Upp) = 5 V, 10 V und 15 V. Vergleichsweise enthdlt Bild 2 b die Obertragungskurven eines 2-Eingangs-NAND-Gat- ters einer Baureihe mit ungepufferten Ausgangen. Markante Unter- schiede zeigen sich vor allem im Verlauf der Kurven. Wahrend ein gepufferter Schaltkreis wie zum Beispiel der V 4011 D eine fast ideale, rechteckige Obertragungskurve aufweist, deren Obergangs- zone bei etwa 1/2 Upp liegt, ist die Steilneit der Obertragungs- zone beim ungepufferten Schaltkreis geringer, wobei sich die Ober- tragungskurve auf der Abszisse in starker Abhangigkeit von der An- zahl der angesteuerten Eingdnge verschiebt (siehe Abb. 2 b). Diese Verschiebung der Obergangszone bewirkt eine Verkleinerung des Stor- spannungsabstandes. Der statische Strabstand kann fir ein negie- rendes Gatter folgendermaBen bestimmt werden (siehe Abb. 3):Abb. ibVol] 4s rl442 8 V4OND - Hy 2 a =25C 104 54 1402 2 Iq02 14,2 0 5 10 15 uy [vy] > Abb. 2a Uol]! 454 107 Abb. 2b sd0 lUpp s 7 U CL man WA AMZ Uo Abb, 3 ' Strabstand /V/ = Un - (Upp - Ug) = Wop:> Ug) = Ug Aus den Betriebsbedingungen der Schaltkreise der Baureihe V 4000 D gemaB den Typstandards Lassen sich damit folgende Werte fir den Strabstand errechnen: Unp Ur You St6rabstand 5 V 21,5 Vv 4,5 V 1Vv 10 V 23,0 Vv 9,0Vv } 24 15 V 4,0 Vv 13,5 V 2,5 bzw. UVop Uri Vor | Strabstand 5 Vv 23,5 V 0,5 V 1V 10 V 27,0 V 1,0 Vv 2V 15 Vv 211,0 V 15V 2,5 VBei der Zusammenschaltung von CMOS-Schaltkreisen der Baureihe V 4000 D treten praktisch wesentlich groBere Werte fir Up, (4,95 V; 9,95 V bzw. 13,95 V) und wesentlich kleinere Werte fiir Up, (0,05 V) auf. Fir oie Einschatzung der statischen Storsicher- heit kann man deshalb mit Strabstanden rechnen, die annhernd den Werten fir Uy, bzw. Uny = Ury entsprechen. 2. Technische Daten der Logikbaureihe V 4000 D Die Mehrzahl der zum Sortiment der CMOS-Logikbaureihe V 4000 D gehrenden Schaltkreise verfiigt dber gemeinsame technische Daten, die im folgenden Pkt. 3.1. aufgefinhrt werden: 3.1. Grenzwerte Die fiir den maximalen Arbeitstemperaturbereich vw. = -40 C...4+85 C dieser Baureihe geltenden Grenzwerte sind folgende: - Betriebsspannung: Upp = (Ugg - 0-5 V) +++ (Upp + ~8 V) - Eingangsspannung: Uy = (Ugg - 0,5 V) ... (Upp + 0,5 V) - Ausgangsspannung: Up = (Ugg - 0,5 V) .- (Upp + 0,5 V) - Gesamtverlustleistung/Schaltkreis (Abb. 4): Prot = 300 mW, giiltig bis J, = 70 C Peot 7 150 mW, giiltig bis J, = 85 C - Verlustleistung je Ausgangstransistor: Py = 100 mW - Lagertemperaturbcreich: F stg = -55 C...+125 C - Lastkapazitat je Ausgang: c= 5 nF - Gesamteingangsstrom pro Schaltkreis: /1y/ = 10 mA Anmerkung zum Eing:ngsstrom: Die Schaltkreise siissen grundstzlich gegen Oberspannungsspitzen der Versorgungssp, nung und der logischen Signale, die die Grenz-~ werte diberschrei os, geschiitzt werden. Eingangssignale, die in spezicllen Sche gen (z. B. Oszillatoren) oder im Strungsfall 8die aufgefihrten Grenzen von 0,5 V tiber Upp oder unter Ug, iber- schreiten, sind strommBig auf = 10 mA pro Schaltkreis zu begrenzen, P tot imw] 300 4000 D | 2007 | sco eo a 100 + | + + t t + + | + 0 20 40 60 70 8045 Iq [2c] > Abb. 4 3.2. Kennwerte und Betriebsbedingungen Fir die Schaltkreise der Baureihe V 4000 D gelten die folgenden Betriebsbedingungen: - Betriebsspannungsbereich: Uno = 43 V...+15 V - Arbeitstemperaturbereich: vw, = -40 C,..4+85 C Die in Tabelle 1 aufgefihrten statischen Kennwerte gelten fir die meisten Schaltkreise dieser Baureihe und beziehen sich auf den Arbeitstemperaturbereich Vv. = -40 C...+85 C, wenn keine Ein- schrankungen angegeben werden. Fir die dynamischen Kennwerte gelten im allgemeinen folgende Definitionen (Abb. 5): - Anstiegs- und Abfallzeiten sind auf die Spannung zwischen 10 % und 90 % des Maximalwertes der jeweiligen Flanke bezogen - Setz-, Halte- und Verzgerungszeiten sind auf die 50 % des Spannungswertes der jeweiligen Flanken bezogen- Impulsbreiten sind auf die Spannung zwischen 10 und 9U % des Maximalwertes der Flanken bezogen. Abb. 5 10Kennwert | Einheit | Kleinstwert | GrBtwert Uso itd ' bo 0 th V 4,95 x sv|<1pal - 9,95 - 10 Vv | <1 pA - 14,95 - 15 V | <1 pA - Uo Vv - 0,05 5V|<1 pA] = - 0,05 10 V | <1 pA - - 0,05 15 V | <1 pA - Igy mA 0,4 - 5 V - 4,6 V 0,9 - 10 Vv - 9,5 Vv 2,4 - 15 V - 13,5 V Tot mA 0,4 - 5 Y - 0,4 V 0,9 - 10 Vv - 0,5 V 2,4 - 15 V - 1,5 V Usy Vv 3,5 - 5 VV] <1 pA! 0,5/4,5 V 7,0 - 10 V | <1 pA|1,0/9,0 Vv, 11,0 15 V | <1 pA|1,5/13,5 V Un Vv - 1,5 5 V | <1 pA| 0,5/4,5 V - 3,0 10 V | <i pA|1,0/9,0 V - 4,0 15 V | <1 pA] 1,5/13,5 V Iry pA - 0,1 15 V - - (9,=-40 c) - 1,0 15 V - ~ Gi= 85 C) li pA - 0,21 15 V - (9,=-40; c) - 1,0 15 Vv - - (@J,= 85 C) Cy pF - 75 - - - (9,z-40 c) Tabelle 1e 4. Richtlinien fiir den Einsatz von CMOS-Schaltkreisen der Bau- reihe V 4000 D0 4.1. Betriebsspannungen Der Betriebsspannungsbereich fir Schaltkreise der Baureihe Vv 4000 D ist Upp = +3 V...415 V (bezogen auf den AnschluB Ug.). In diesem Bereich wird die Funktion der Schaltkreise garantiert. Die absoluten Grenzwerte der Betriebs- spannung dieser Schaltkreise sind Upp = 70-5 V..-+18 V (bezogen auf den Anschluf Ugg) und dirfen unter keinen Umstanden iiberschritten werden, auch nicht durch Impulse, die unter Umstanden der Betriebsspannung dberlagert sein knnen. Die Griinde liegen einerseits darin, daB varasitre Dioden und Schutzdioden in FluB- richtung geschaltet werden (dies gilt bei negativen Spannungen ge- genuber Ugg) + andererseits besteht die Gefahr des Ziindens eines para- sitren Thyristors (Thyristor- oder SCR-latch-up-Effekt) und damit der Zerstrung des Schaltkreises (bei Spannungen tber +18 V gegen Ugs)- 4.2. Leistungsaufnahme und maximale Verlustleistung 4.2.1. Leistungsaufnahme Die statische Leistungsaufnahme der CMOS-Schaltkreise setzt sich aus dem Produkt der Betriebsspannung Upp und den Sperrstrmen der pn-Obergange des Schaltkreises sowie den Oberfl&chenleckstrmen Zusammen und bewegt sich praktisch je nach Komplexitat des Schalt- kreises bei einigen 100 nW. Die dynamische Leistungsaufnahme setzt sich aus mehreren Anteilen zusammen: - Anteil durch Stromspitzen, die beim Schalten infolge der kurz- zeitigen gleichzeitigen Durchschaltung des p-Kanal- und des n- Kanal-Ausgangstransistors auftreten. Dieser Anteil macht prak- tisch etwa 10 % der Gesamtleistungsaufnahme aus. -~ Anteil durch Auf-. und Entladestrme, die durch die Umladung der am Ausgang eines Schaltkreises angekoppelten Lastkapazitat C, hervorgerufen werden. Dieser Leistungsa:.teil errechnet sich aus 122, c* "." nn * fF wobei f die Schaltfrequenz des Ausgangs ist. P - Anteil, der durch die Umladung der internen Kapazitaten des Schaltkreises verursacht wird. 4.2.2, Maximale Verlustleistung Die maximale Leistung, die in einem Schaltkreis umgesetzt werden darf, resultiert aus der maximal zuldssigen Chiptemperatur und seinem thermischen Innenwiderstand. Sie betragt bei Schaltkreisen der Baureihe V 4000 D 300 mW. Diese Verlustleistung gilt bis zu einer Umgebungstemperatur von +70 C und muB bis zur maximalen Umgebungstemperatur von +85 C der Schaltkreise der Baureihe V 4000 D entsprechend dem Diagramm reduziert werden. Dabei ist zu beachten, daB ein beliebiger Ausgangstransistor eines CMOS-Schalt- kreises zwar maximal mit 100 mW belastet werden kann, die Summe der Belastungen jedoch die Gesamtverlustleistung des Schaltkreises nicht Uberschreiten darf. Kurzschlisse der Ausgnge gegen U,, oder oo Ugg k6nnen dazu fihren, daB die Gesamtverlustleistung Gberschritten und der Schaltkreis zerstort wird. 4.3. Stromversorgung Die CMOS-Schaltkreise sind zum Schutz gegen die Zerstrung durch elektrostatische Aufladung mit einem Schutzdiodennetzwerk ver- sehen (Abb. 6). Yoo D3 , D5 D8 | Logik - 0 schaitung D1 D2 D4 06 D7 | Uss Abb. 6 13Bedingt durch den technologischen ProzeB verfigen ferner CMOS- Schaltkreise generell Uber parasit&re bipolare Strukturen (pnp- und npn-Transistoren), die zusammen einen Thyristor erge- ben (Abb. 7 und 8) mit der fiir einen Thyristor typischen Durch- bruchkennlinie (siehe Abb. 9). Dieser Thyristor wird technolo- gisch so gestaltet, daB er unter den Betriebsbedingungen der CMOS-Schaltkreise nicht in Erscheinung tritt. Um Einfliisse des Schutzdiodennetzwerkes sowie des Thyristoreffektes zu vermeiden, sind beim Entwurf von Stromversorgungseinrichtungen zur Erzeugung der Betriebsspannung fiir CMOS-Schaltkreise folgende Richtlinien unbedingt einzuhalten: ~ Die Betriebsspannung muB standig im zulassigen Bereich liegen. Grenzwerte dirfen keinesfalls, auch nicht impulsm&Big, tber- schritten werden. Die Oberschreitung des oberen absoluten Grenz- wertes flr Up, kann zur Ziindung des parasitdren Thyristors fihren. Dabei bildet sich eine leitfahige Strecke zwischen den Anschlissen Unp und Ugg aus. Der dadurch fliefende Querstrom kann zur Zerstorung des Schaltkreises fihren. - Werden Schaltkreise in der Nahe des oberen Grenzwertes fir Unp (+15 V) betrieben, so muB infolge von Einschwingvorgdngen beim Ein- und Ausschalten der Spannungsquelle, iiberlagerten Wechsel- spannungen auf der Betriebsspannung, Massest6rungen und Pegel- schwankungen von stabilisierten Spannungsquellen befirchtet werden, daB der obere absolute Grenzwert fir Unn iiberschritten wird. Besonders in solchen Fallen wird empfohlen, pro Leiter- karte eine Z-Dioden-Kondensator-Widerstandskombination gemaf Abb. 10 vorzusehen. Eingang Source r Source Ausgang Yop Drain f Drain Uss _ = z=. + Ac" . pnp -Lateral- : Oe transistor p-Wanne Abb. 7 n- Substrat npn-Vertikaltransistor 14pnp - Lateraltransistor Up Uss pnp - Vertikaltransistor Abb. 8 Ipp[ma] 100 50 T + + 0 10 20 Upol] a Abb. 9 i Leiterkarte LH Abb. 10Die Z-Spannung von 01 sollte dabei tiber der maximal zu erwartenden Ausgangsspannung, jedoch unterhalb des oberen absoluten Grenzwertes fir Upp iiegen. Der Widerstand dient zur Begrenzung des Stromes fiir die Z-Diode bei einem unerwartaten Spannungsanstieg. Der der Z-Diode parallel geschaltete Kondensator (zweckm&4Big ein Scheibenkondensator entsprechender GrBe) dient einerseits zur Unterstiitzung der Be- triebsspannung fir die Schaltkreise wahrend der Stromspitzen bei Schaltvorgangen, andererseits zur Integration von Spannungsspitzen aus der Spannungsquelle. Stromstarkere Baugruppen sollten zweckma- Bigerweise getrennt von den CMOS-Schaltkreisen vor dieser Kombination angeschlossen werden. Der Innenwiderstand der Spannungsquelle sollte nicht |so klein wie mglich sein, sondern so gewhlt werden, dab ge- rade der Strom bereitgestellt wird, der zur Sicherung der Funktion der Schaltung erforderlich ist. Diese Strombegrenzung schitzt die Schaltkreise vor unzulassig hohen Stromen, die bei einer evtl. auf- tretenden Zindung des parasitren Thyristors auftreten knnen. Die Polarit&t der Versorgungsspannung darf unter keinen Umstnden ver- tauscht werden, da bei Spannungen dber 0,5 V zwischen den Anschlissen Ugg und Upp (Upp negativ) insbesondere die Diode D7 (siehe Abb. 6) leitfahig wird und der Schaltkreis zerstrt werden kann. - Bei separaten Versorgungsspannungen fur Uno und fir Eingangssignale muB dafir gesorgt werden, daB beim Einschalten des Gerates die Spannung Upp vor der Spannungsquelle fur die Eingangssignale zuge- schaltet und beim Abschalten die Spannungsquelle fir die Eingangs- signale vor der fir Up) abgeschaltet wird. Bei Nichteinhaltung dieser Richtlinien k6nnen unzuldssig hohe Strme uber die Eingangsschutzdiode D3 (Abb. 6) flieBen, die zur Zerstrung des Schaltkreises fihren, Zur Erhhung der Sicherheit knnen. in Reihe mit den Eing&ngen Schutzwiderstande vorgesehen werden. Weiterhin kann es bei Nichtbeachtung dieser Richtlinien zu Fehlfunktionen der Schal- tung kommen, da die Spannungsquelle fir die Eingangssignale tiber die Diode 03 (Abb. 6) zur Spannungsquelle fiir die Schaltkreise werden pp und U missen vermieden werden, da durch den Spannungsabfall an diesen Widerstnden der Wert des Eingangssignals grofer als Up) bzw. kleiner 413 Ugg werden kann, so dafB eine Schddigung des Schaltkreises durch Oberlastung der Eingangsschutzdioden D1 bis D3 (Abb. 6) mglich ist. kann. GroBe Widerst&nde in Reihe mit den Leitungen fir U Ss 16Bei der Versorgung von CMOS-Schaltkreisen aus Gleichspannungs- quellen, deren Spannung diber dem Maximalwert fir Upp liegt, wird ebenfalls eine Z-Dioden-Widerstands-Kondensator-Kombination empfohlen (analog Abb. 10), der Wert der Z-Spannung wird jedoch entsprechend der fir Upp vorgesehenen Ho6he gewhlt. Der Wider- stand wird unter Beriicksichtigung des hchstens zu erwartenden Stromes der CMOS-Schaltung bestimmt. C1 dient zum Ausgleich von Laststromspitzen. Die Versorgung von CM0S-Schaltkreisen aus gepufferten Gleichspan- nungsquellen ist gem Abb. 11 mglich. Vor 1 A? Upp cMos- Upc T | |yg | Schaltung ' |Uss Abb, 11 Bei Ausfall der Spannungsquelle itbernimmt die Batterie die Ver- sorgung der CMOS-Schaltung. Die Hohe der Batteriespannung U, muB dabei um den FluBspannungsabfall der Diode hher als die mini- mal geforderte Spannung U Fur die CMOS-Schaltung sein. DD 4.4. Eingange von CMOS-Schaltkreisen Eingange von CMOS-Schaltkreisen sind grundsatzlich an definierte Potentiale zu legen, da sie sonst infolge ihres hohen Eingangs- widerstandes ein undefiniertes Potential annehmen. Dies fihrt zu Fehlfunktionen des Schaltkreises, u. U. sogar zu seiner Zerstorung, wenn die Eingange ein Potential von etwa 1/2 Upp annehmen. 17In diesem Fall flieBen durch die gepufferten Endstufen infolge der gleichzeitig leitenden p-Kanal-und n-Kanal-Ausgangstransi- storen erhebliche Dauerstrme (einige 10 mA), die zur Oberlastung und Zerstorung des Schaltkreises fithren knnen. AuBerdem wird die Gefahr der Zerstorung durch statische Aufladungen begiinstigt. Un- benutzte Eing&nge sind deshalb an Unp oder Ugg anzuschlieBen, sie knnen auch mit anderen Eingadngen verbunden werden (Abb. 12). Zeitweilig offene Eingange, die zu Steckverbindern der Leiterkar- ten fihren und sonst nicht weiter beschaltet sind, miissen dber einen Parallelwiderstand von 2 500 kOhm an Upp. oder Us, gelegt werden (Abb. 13). Eingangssignale miissen sich innerhalb des Be- triebsspannungsbereiches der Schaltkreise bewegen, d, h. (Ugg - 0,5 V) = Uy = (Upp + 0,5 V). Eingangssignale, die in speziellen Schaltungen (z. B. Oszillato- ren) oder im Strungsfall die aufgefiihrten Grenzen von 0,5 V dber Upp Oder unter Ugs iiberschreiten, sind strommBig auf 10 mA pro Schaltkreis zu begrenzen. Wenn die Mglichkeit des Oberschreitens des Eingangsstromes von 10 mA besteht, muB ein Serienwiderstand in Reihe mit dem Eingang eingefiigt werden, um den Strom zu be- grenzen. Dabei ist zu beachten, daB durch das sich ergebende RC- Glied (Serienwiderstand und Eingangskapazitdt) die Schaltgeschwin- digkeit herabgesetzt wird. Bei langen Signalleitungen zu Eingangen von CMOS-Schaltkreisen wird ebenfalls die Anwendung eines Serienwiderstandes und zu- s4tzlich eine Parallelkapazitat zum Eingang empfohlen. Die Paral- lelkapazitat soll so gro gewdhlt werden, wie es die Schaltge- schwindigkeit der Schaltung zulBt, um eingekoppelte Strsignale abzublocken, Eingangssignale dirfen nicht anliegen, wenn die Betriebsspannung abgeschaltet ist (siehe auch Abschnitt 4.3.). Wenn Eingange von CMOS-Schaltkreisen direkt mit TTL-Schaltkreisen ohne spezielle Interface-Schaltungen und einer gemeinsamen Betriebsspannung arbeiten, muB ein Parallelwiderstand (pull-up-Widerstand) vom CMOS-Eingang mit der Betriebsspannung verbunden werden (siehe Ab- schnitt 5.1.). Flanken der Eingangsimpulse grfer 15 ps sollten genereli ver- mieden werden, da sie sonst zu einer Erhhung der Leistungsauf - nahme des Schaltkreises fiihren (siehe auch Abschnitt 4.2.1.). 18 pUDD ne Abb. 12 Ubo | Yoo ls | ' 1 | 500 kQ |: = | Le | "a : 3500 | kQ Abb. 13Bei getakteten Schaltkreisen kann die Oberschreitung der Dauer der Eingangsimpulsflanken zu einer unkorrekten Triggerung fihren, Falls mit solchen Flanken gerechnet werden muB, empfiehlt sich zur Versteilerung der Flanken der Einsatz spezieller Schaltkreise, z. B. des Schmitt-Triggers U 4093 D. Anstiegs- und Abfallzeiten der Eingangsimpulse grfer 1 ms knnen infolge der hohen inneren Verstarkung (ca. 60 dB) der V 4000 D- Schaltkreise und der meist der Betriebsspannung und damit auch den Logiksignalen dberlagerten Strspannung (im mV-Bereich) zu Schwingungen auf den Flanken der Ausgangsimpulse fiihren. 4.5. Ausgnge von CMOS-Schaltkreisen Bei der Ausgangsbelastung von CMOS-Schaltkreisen ist die maxi- mal zulassige Verlustleistung zu beachten (siehe Abschnitt 4.1.). Ausgangskurzschlisse sind oft das Ergebnis von Testfehlern oder ungeeigneter Leiterkartenmontage und knnen zur Zerstrung des Schaltkreises fiihren. Ebenso wie TTL-Schaltkreise mit Gegentaktausgdngen diirfen auch CMOS-Schaltkreise mit Ausnahme solcher mit tri-state-Ausgang nicht in wired-or-Technik verbunden werden, da sonst u. U. iiber leitende p-Kanal- und n-Kanal-Transistoren verschiedener Schalt- kreise ein unzulassiger Querstrom zwischen Upp und Ugg zustande S kommt. Die Parallelschaltung von Gattern der Baureihe V 4000 D zur Er- hhung der Ausgangsbelastbarkeit ist nur gestattet, wenn es sich um Gatter ein und desselben Schaltkreises handelt. Dabei ist die pro Ausgang maximal zulassige Verlustleistung zu beach- ten. Ausgangslasten sollten mit einer Spannung verbunden sein, die innerhalb des Versorgungsspannungsbereiches (Uny - Ugg) liegt. Ausgangslastkapazitaten grGer 5 nF knnen zur Uberlastung der Ausgangstransistoren fihren und sind deshalb unzuldssig. Dabei ist die Formel unter 3.2.1. zu beachten. Ausgangstransitoren knnen auch Gberlastet werden, wenn der Schaltkreis im quasi-linearen Verstarkerbetrieb oder im Multi- vibratorbetrieb arbeitet. In solchen Fallen wird der Einsatz eines ungepufferten Schaltkreises, z. B. des V 4007 D, empfoh- len. 20veim Fihren langerer Verbindungsleitungen zwiscnen Leiterkarten, insbesondere bei Kabelbaumverdrahtungen, besteht die Gefahr der Einkopplung hoher Strsignale in diese Verbindungsleitungen durch gestrte Nachbarleitungen. Wenn eingekoppelte Strsignale die Be- triebsspannungsgrenzen der CMOS-Schaltkreise iiberschreiten, knnen sie auch iiber die Ausg&nge der Schaltkreise das Zinden des parasitaren Thyristors auslsen, Derartige Leitungsfdhrungen sind deshalb generell zu vermeiden. Falls mit der Einkopplung von Storsignalen zu rechnen ist, sind in die Ausgangsleitungen der Schaltkreise, die zu langeren Verbindungsleitungen fihren, Serienwiderstande einzu- fligen und erforderlichenfalls die Ausgange dber Parallelkapazitaten zusatzlich gegen Masse abzublocken. Dabei ist wiederum zu beacnten, daB durch das sich ergebene RC-Glied die Schaltgeschwindigkeit herabgesetzt wird. 4.6. Einbau- und Lotvorschriften 4.6.1. Schutz vor Zerstrung durch statische Aufladungen Obwohl die Eingange der CMOS-Schaltkreise mit integrierten Schutz- -schaltungen versehen sind, knnen hohe elektrostatische Aufladungen die Schaltkreise gefahrden, wenn nicht besondere Schutzmafinahmen bei der Anwendung der Bauelemente beachtet werden. Besonders wichtig ist die Potentialgleichheit aller mit den Schaltkreisen in Berihrung kommenden Teile wahrend des Verarbeitungsprozesses (Bauelemente, Verpackung, Mensch, Lteinrichtung, Leiterkarte, Tisch, MeBeirich- tung u.s.w.)}. Durch den Schaltkreishersteller wird mittels entspre- chender Verpackung fir Transport und Lagerung die erforderliche Sicherheit gegeben,. Folgende Hinweise bei der Verarbeitung der CMOS-Schaltkreise sind zu beachten: 4.6.2. Transport der Schaltkreise Die CMOS-Schaltkreise sind erst unmittelbar vor ihrer Verwendung aus der Herstellerverpackung herauszunehmen. Beim Transport und bei der Weiterverarbeitung missen statische Aufladungen verhindert werden. Der Transport hat in Metallmagazinen ohne gelackte Ober- flache bzw. in Kasten aus Metal] oder Kuststoff aus Mettallunter- lagen in Manderform oder in speziellen Antistatikverpackungen zu 21erfolgen. Als Zwischenlage flr eine weitere Lage von Schaltkreisen muB eine Metallplatte verwendet werden. Bei der Ubernahme von einer Transporteinrichtung in die ndchste oder in eine Verarbeitungs- bzw. MeBeinrichtung sind diese vorher auf gleiches Potential zu bringen. An allen Einrichtungen, auf denen die Schaltkreise auto- matisch befrdert oder transportiert werden sollen, muB ein weit- gehender Schutz durch Metallteile vorgesehen werden, so da sich keine statischen Aufladungen ausbilden knnen. Hierzu ist die Mglichkeit eines Faradayschen Kafiys auszunutzen. Desweiteren besteht die Moglichkeit des Abbaus elektrostatischer Aufladungen durch Luftionisatoren. Zur Vermeidung von statischen Aufladungen darf in den Arbeitsraumen die Luftfeuchte nicht unter 40 % absinken. 4.6.3. Anforderungen an den Arbeitsplatz und Entnahme der Schaltkreise aus der Verpackung CMOS-Schaltkreise dirfen nicht auf Tischen mit Kunststoff-, Glas- oder Holzauflage abgelegt sowie einzeln oder in Mengen ausgeschit- tet werden. Arbeitsplatze, an denen mit den Schaltkreisen gearbeitet wird, missen leitende, geerdete Auflageflachen haben, Zur Erdung verschiedener Arbeitsplatze ist stets nur ein gemeinsamer Erdan- schluB zu verwenden. Beim Umgang mit den Schaltkreisen ist das An- legen eines Uber einen Widerstand 100,..200 kOhm/2 W geerdeten Armbandes zu empfehlen. Die Berihrung der Schaltkreisanschlisse mit der Hand ist zu ver- meiden. Sollte die Berthrung unumgnglich sein, miissen die Personen, .die die Schaltkreise weiterverarbeiten sowie die Schaltkreise selbst und die Verarbeitungseinrichtungen dasselbe Potential haben. Es sind deshalb besonders sich statisch aufladende Textilien (z. B. Dederon- kittel) und Gegenstdnde (z. B. Stiihle, Tisch, FuBboden aus hoch- isolierenden Materialien zu vermeiden. Als Sitzgelegenheit sind zweckm4Big ungelackte Holzstiihle mit stoffgepolsterten Sitzflachen und Rickenlehnen zu verwenden. 4.6.4. Biege-, Torsions- und Zugbeanspruchnungen Ein mehrmaliges Richten der Anschlisse zum Zweck der Bestiickung ist zugelassen, wenn die auftretenden Zug- und Biegebeanspruchungen die Werte nach TGL 24951 nicht tberschreiten. So knnen z. B. zwei Bie- _gungen Uber die Breitseite des Anschlusses eines Schaltkreises in 22einem Winkel von & 15 erfolgen (Plastgehduse, Abb. 14). Abb. 14 Torsionsbeanspruchungen bzw. ein Verbiegen der Anschliisse iber die Schmalseite der Anschliisse sind nicht zulassig. 4.6.5. Lagerungsbedingungen Die Schaltkreise sollen mdglichst in der vom Hersteller gelieferten Transportverpackung (oder mit gleichwertigen SicherheitsmaBnahmen) entsprechend den fir die Schaltkreise giltigen Lieferstandards ge- lagert werden. 4.6.6. Ltvorschriften Die Lteinrichtungen sind grundsatzlich zu erden. Dabei ist bei Schwalltanlagen insbesondere auch darauf zu achten, daB die fdr die Ltung vorgesehene Leiterkarte einschlieBlich ihrer Aufnahme- einrichtung wahrend des Lotprozesses geerdet ist. Die Schaltkreise sind vor der Warmestrahlung der Lteinrichtung zu schiitzen. Die Ltung darf nur auf der dem Schaltkreis abge- wandten Seite der Leiterkarte erfolgen. Die Ltparameter diirfen die in Abb. 15 dargestellte Grenzlinie nicht uberschreiten (siehe auch TGL 32377/02). Die verwendeten Flubmittel diirfen nicht kor- rodierend wirken. Die Anschlisse der Leiterkarten sind wahrend des Ltprozesses durch KurzschluBstecker oder in gleicher Weise wir- kende Einrichtungen zu verbinden. 23Peratur 280 260 240 | | | | | | { pea 4 + 0 2 3 4 6 8 Ltdauer t, [s] > Abb. 15 4.6.7. Reparaturvorschriften Das Ziehen und Aufstecken von Leiterkarten, die mit CMOS-Schalt- kreisen bestickt sind, ist nur bei abgeschaltetem Gerat zulassig, ebenso das Auswechseln von Schaltkreisen auf der Leiterkarte. Ist das Ziehen und Aufstecken von Leiterkarten unter Betriebsspan- nung unumganglich, so ist zu sichern, daB die unter Punkt 4. auf- gefihrten Einsatzrichtlinien unbedingt eingehalten werden. Durch Steckverbinder mit voreilenden Kontakten kann beispielsweise er- reicht werden, daB die Betriebsspannung vor den Eingangssignalen anliegt, wenn die Leiterkarte aufgesteckt wird. Mehrfaches Ein- und Auslten der CMOS-Schaltkreise ist nicht zulassig. Zu Repara- turzwecken ist eine einmalige Wiederverwendung der Schaltkreise gestattet, wobei heim Aus- und Einlten die !|4tvorschriften qe- ma6 Pkt. 4.6.6. eingehalten werden miissen (siehe auch TGL 24951). Wenn bei Laboruntersuchungen ein mehrmaliges Wechseln der Schalt~ kreise erforderlich ist, empfiehlt sich die Verwendung von Fas- sungen,. Die Aufbewahrung ausgebauter Schaltkreise ist entsprechend den Punkten 4.6.1. und 4.6.2. vorzunehmen. Die Leiterkarten sind vor dem Aufstecken bzw. nach dem Abziehen mit kurzgeschlossenen Anschliissen aufzubewahren. 4 244.6.8, Waschvorschriften Die CMOS-Schaltkreise dirfen zur Beseitigung von Verunreinigungen, die beim LtprozeB entstanden sind, maximal 2 Minuten bei Wasch- mitteltemperaturen zwischen 15 C und 35 C mittels Ultraschall mit folgenden Waschmitteln gewaschen werden: * Athanol Methanol Isopropanol Butanol Normalbenzin Fridona Wasser (bei nachfolgender ausreichender Trocknung) Die maximal zulassige Ultraschalleistung betragt 30.W Generator- leistung je Liter wanneninhalt.5. Beispiele fir Interface-Schaltungen 5.1. | TTL-Schaltkreis mit angekoppeltem CMOS-Schaltkreis Bei der Ankopplung eines CMOS-Schaltkreises an einen TTL-Schalt- kreis ist bei gleicher Betriebsspannung fiir den CMOS- und TTL- Schaltkreis ein pull-up-Widerstand vorzusehen (siehe auch Abschnitt 4.4.), da die garantierte minimale Ausgangsspannung Vow fir TIL- Schaltkreise kleiner als der Minimalwert Uy, fir die CMOS-Schalt- kreise ist. Der Minimalwert von Rp (Abb. 16) wird bestimmt durch den maximalen Strom I, des TTL-Schaltkreises, der Maximalwert fir Rp durch den maximalen Leckstrom des masseseitigen Ausgangstransi- stors des TTL-Schaltkreises. Die Grfe fiir Rp kann praktisch fir die TTL-Baureihen D 100 0, D 200 D und DL 000 zwischen 1,5 kOhm und 4,7 kOhm gewahlt werden. An einen TTL-Schaltkreis kann eine groBe Zahl von CMOS-Schaltkrei- sen angekoppelt werden. Die Grenze fir die Zahl der ankoppelbaren CMOS-Schaltkreise wird durch die geforderte Arbeitsfrequenz der Schaltung bestimmt. Bei der Zusammenschaltung mit unterschiedlichen Betriebsspannungen kann entsprechend Abb. 17 verfahren werden. Fir diese Art der Zu- sammenschaltung sind TTL-Schaltkreise mit open-collektor-Ausgang geeignet (z. B. D 126 D). Dabei ist zu beachten, da der TTL-Schalt- kreis mindestens fiir die Ausgangsspannung zugelassen sein mu6, die der Betriebsspannung Upp des angekoppelten CMOS-Schaltkreises ent- spricht. Ucc Upon r plop 4 , Rp Rc TTL CMOS TTL CMOS & + Abb. 16 Abb. 17 265.2. CMOS-Schaltkreis mit angekoppeltem TTL-Schaltkreis Schaltkreise der Baureihe V 4000 D knnen direkt mit einem Gatter eines Low-power-Schottky-TTL-Schaltkreises (beispielsweise DL 000 D) verbunden werden (Abb. 18). Die Ankopplung anderer Baureihen (z. B. Standard-Baureihe D 100 D oder High-speed-Baureihe D 200 D) ist dber CMOS-Pufferschaltkreise (z. B. U 4050 D) midglich, ec ="nn Sa Ls- el - 1 L Abb. 18 5.3. Operationsverstarker mit angekoppeltem CMOS-Schaltkreis Bei der Ankopplung eines CMOS-Schaltkreises an einen Operationsver- strker, der bei Betriebsspannungen + 15 V betrieben wird, ist ge- m6B Abb. 19 zu verfahren. Der Widerstand R, begrenzt den Ausgangs- strom des Operationsverstarkers. Die Dioden D1 und D2 dienen zur Begrenzung der Eingangsspannungen des CMOS-Schaltkreises. Falls der Operationsverstdrker aus derselben Spannungsquelle wie der CMOS- ocnaltkreis np - Ugg) betrieben wird, konnenRg ; D1 und 02 ent- Fallen. . 00 r _ 01 t SAY 32 CMOS Abb. 195.4. CMOS-Schaltkreis mit angekoppeltem Bipolartransistor Die Ankopplung von Bipolartransistoren oder Bipolar-Transistor- Arrays (z. B. B 340 D, B 341 D und B 342 D) an einen CMOS-Schalt- kreis der Baureihe V 4000 D:kann gemaB Abb. 20 erfolgen. Ober der- artige Koppelbauelemente ist es mglich, Bauelemente mit hdherer Leistungsaufnahme wie LED, Relais, Glihlampen und Thyristoren an- zusteuern. Der Widerstand Rg kann wie folgt bestimmt werden: Noqemin np min ~ Uns max ~ Upe wane Ra = Ss Io max *Ub Ub *Ub ( . cl 4 4 ed VOA 0.4. : cmos. Rs Abb. 20 6. Gehause der Logikbaureihe V 4000 D Die CMOS-Schaltkreise der Logikbaureihe V 4000 D-. werden im Dual- in-line-Plastgehuse geliefert. Dfe gaosetntachen Abmessungen der Gehause entsprechen TGL 26717 7. Hinweise auf Standards TGL 24951 Integrierte Halbleiterschaltkreise/Allgemeine technische Bedingungen TGL 26713 _ Integrierte Halbleiterschaltkreise/Bauformen fir monolithische integrierte Schaltkreise 28TGL 200-0053/01 TGL 200-0053/02 ASMW- i 1224 TGL 32377/02 Bauelemente der Elektronik/Lteigenschaften/ Begriffe Baquelemente der Elektronik/Lteigenschaften/Lt- barkeit der Anschlisse/Technische Forderungen, Prifung Bauelemente der Elektronik/Lteigenschaften/ Schwalltbari:eit der Anschlisse/Technische Forde- rungen, Prufungen Bauelemente der Elektronik/Allgemeine technische Forderungen 8. Zeichenerklarung positive Betriebsgleichspannung negative Betriebsgleichspannung Eingangsgleichspannung Ausgangsgleichspannung Gesamtverlustleistung eines Schaltkreises Verlustleistung je Ausgangstransistor eines Schaltkreises Arbeitstemperatur Lagerungstemperatur Ausgangslastkapazitat Eingangsgleichstrom 29EN 6864 tL A bG/1LSL/SO 3 Do OST+'**S9- Jo S8t*** Ob- A ST*E A st+ SSq-*q gto- SS suourey 94a 000% Do OST+'**S9- Do S8t'* Or A GT"S A ett SSyre+a gto~ S$ SSS 38 000% 198 Jo OST+"**S9- Jo 8+" 'Or- A gt''te A oz+ SSinv+*~ gto- SSq vatHsol ga O00F 1 Do OST+***SO- Qo S8t'* Or A St't'e A oz+ SSq**~ g'o- S84 S9S 348 000% 49H Do OST+** *SO- Jo SBt**Or- A at**e A t+ SSqhe+*, gto- SS_ = oATWA sd -00b 43H De OSTt'**SO- Do SBH'* Ch A ST"'S a att SSq-e'a go- S8p SN NOG 000% ad Qo OST+'**S9- Jo $8t**Or- A st'*te a 9t+ SSps+sargo- SSp LOW 49a OOOFT OW Je OST+'**S9- De S8t'* Or A gt'e A ozt S8n+++a sto- S8p vod 39 O00F a9 Do OST+''*S9- De SBt**'Ob- A gt''te A oz+ SSar+*a g'o- S8q 13-38 O00F GD Jo SB" 'Sb- A 2t'te A st+ Sp-++q gto- SS_ sysspn ToS y Do SZT+'**S- do OLt** 0 A 8T'*'e A 02+ SSare*a gto- SSq IN3D N OO00bZ ADW Do Sztt'**gg- Je SBt'*'Or- A gt'''e A 02+ SSpe+q go- S5p IW32 N 0009 AON De Sztt' *[*GS- Jo S8+'*'Ob- A ST**e A gt+ SSp-s~ sto- SS_ = visat = 9. 000% HW De SZIt*'*Sc- Do OL" **0 A ST"E A et+ SSqes*~ s'o- SS) visa 000% SHW De SZIt''*gG- De SBt"* 10b- A ST*"S aA att SSqeesq gto- SS 3WW a 000% A yoTavagung = yoTauaqunqyeuad = yotauaqsbunu Bunuuedssqatujag -evadwajzusbe4 -waysqatujeg -uedssqartujeg Jap usyepzuasg = wa TT 19 849H ayteuneg (asngyag-3seTd) Usytauneg-sOWD Jeqn WUDTS4E8qg *6 30