Intel® IXF1110 10-Port 1000 Mbps Ethernet Media Access Controller
07-Oct-2005 Datasheet
Intel® IXF1110 10-Port 1000 Mbps Ethernet Media Access Controller
8 Order N umber: 250210, Revisi on: 009
25 Mode 1 Clock Cycle to Data Bit Relationship.............................................................................86
26 LED Data Decodes......... ..... .. ..... .. ..... ..... ....... .. ..... .. ..... ..... .. ..... ....... .. ..... ..... .. ..... .. ..... ....... ... ........87
27 LED Behavior.............................................................................................................................88
28 CPU Interface Signals ......... .. ..... .. ..... .. .......... .. ..... .. ..... ....... ..... .. ..... .. ..... ....... ..... .. ..... .. ..... ...........89
29 Recom me nded J TAG Termination. .................................................... ................... ................... ..92
30 Supported Boundary Scan Instructions........... ....... ............ ....... ....... ............ ....... ....... ............ ....93
31 Power Se q uen cing .... ..... ................. .... ................. ..... ................ ..... ................. .... .......................97
32 Analog Power Balls ....................................................................................................................97
33 SFP-to-IXF1110 Connec tion .... ......... ..... ................ ..... ........................ ..... ....................... ..... ....104
34 Absolute Maxi mu m Ratings............... ..... ................ ..... .......... .... .......... ..... ......... ..... ......... ..... ....106
35 Ope r at i n g Condi tions ............ .......... .... ................. ..... ................ ..... ................. .... .......... ...........107
36 2.5 V LVTT L an d CMOS I/O Electric al Chara cteristics .... ..... ......... ..... ......... ..... ......... ..... .........10 8
37 LVDS I/ O El e ctr i c a l Chara c te ristics.......... ..... ......... ..... .......... .... ................. ..... ................ ..... ....108
38 Undershoot/Overshoot Limits....... ....... .......... .. ....... .......... ....... ....... .. ............ ..... ....... ....... ....... ..109
39 CPU Timin g Parameters........ ..... ................. .... ................. ..... ................ ..... ................ ..... ...... ...110
40 JTAG Timin g Parameters.........................................................................................................112
41 Transmit Pause Control Interface Parameters.........................................................................113
42 Opt ical Module Interrupt Timing Paramet ers...................................... ................... ...................114
43 I2C AC Ti mi ng Chara cteri stics..................... .... .......... ................ ..... .......... .... .......... .... .......... ....11 5
44 Hardware Reset T iming Parame ters........................................................................................117
45 LED Timi n g Parameters. ................. .... ................. ..... ......... ..... ................. .... ................. ..... ......118
46 Transmitter Characteristics.......................................................................................................119
47 Receiver Characte ristics ...........................................................................................................120
48 SPI4-2 Transmit FIFO Status Bus Timing Parameters .............................................................121
49 SPI4-2 Receive FIFO Status Bus Timing Pa rameters..............................................................122
50 SPI4-2 LVDS Rise/Fall Times ..................................................................................................122
51 MAC Control Register Map.......................................................................................................125
52 MAC RX Statistics Register Map..............................................................................................126
53 MAC TX Statistics Register Map..............................................................................................127
54 Gl obal Sta tu s a nd Configuration Regi ste r Ma p.. .... ................. ..... ......... ..... ......... ..... ................128
55 RX Blo ck Regi ste r Map ....... ......... ..... .......... .... ................. ..... ................ ..... ................ ..... .........129
56 TX Block Register Map.............................................................................................................130
57 SPI4-2 Block Register Map ......................................................................................................131
58 SerDe s Block Registe r Map ............. ..... ......... ..... ................. .... ................. ..... ................ ..... ....131
59 Opt ical Module Interface Block Register Map . .............................................. ..........................132
60 S tation Address Low ($ Port_Index + 0x00)................................ .......................... ...................133
61 Sta tion Addre ss High ( $ Port_Index + 0x01 )............................. ..... ................. .... .......... ..... ......133
62 FDFC Type ( $ Port_ Index + 0x03 ) .... ..... ........................ .... ........................ ..... ....................... ..133
63 FC TX Timer Value ($ Port_Index + 0x07)...............................................................................133
64 FDFC Ad d re ss Low ($ Por t_ Index + 0x08 ).. ....................... ..... ................. .... ........................ ....13 4
65 FDF C Address High ($ Port_Index + 0x09)....... ................... .............. ................... ...................134
66 IPG Tr ansmit Time ($ Po rt_ Index + 0x0C )........... .......... .... ........................ ..... ....................... ..134
67 P ause Threshold ($ Port_Index + 0x0E ) ..................................... .............................. ...............135
68 Max Frame Size ($ Port_Ind ex + 0x0F)....................................................................................135
69 FC E nable ($ Port_Index + 0x12)................................................................... ..........................136
70 Discard Unknown Contro l Frame ($ Port_Index + 0x15)..........................................................136
71 RX Config Word ($ Port_Index + 0x16) ...................... ....... ....... ..... ....... ....... ..... ....... ....... ....... ..136
72 TX Config Word ($ Port_Ind ex + 0x17) ....................................................................................137
73 Diverse C onfig ($ Port_Index + 0x18) .....................................................................................138
74 RX Packet Filter Control ($ Port_Index + 0x19) ............... ....... ....... ....... ....... ....... ..... ....... ....... ..139