Page 5 of 26
Delivering Next Generation Technology
Series
FPMR05SR7503*A
2.4-5.5Vdc Input, 3A, 0.7525-3.63Vdc Output
http://www.fdk.com Ver 2.3 Nov. 05, 2007
Input and Output Impedance
The FPMR05SR7503*A converter should be
connected to a DC power source using a low
impedance input line. In order to counteract the
possible effect of input line inductance on the stability
of the converter, the use of decoupling capacitors
placed in close proximity to the converter input pins is
recommended. This will ensure stability of the
converter and reduce input ripple voltage. Although
low ESR Tantalum or other capacitors should
typically be adequate, very low ESR capacitors
(ceramic, over 100µF) are recommended to minimize
input ripple voltage. The converter itself has on-board
internal input capacitance of 2x2.2µF with very low
ESR (ceramic).
FPMR05SR7503*Aと入力電源間は低インピーダンスで接続してください。コ
ンバータの安定性に影響のある入力インダクタンスを抑えるため、コンバータの
入力ピンの近傍にデカップリングコンデンサを付加することをお勧めします。こ
れによりコンバータの安定動作を確実にし、入力リップル電圧を抑制します。
低ESRタンタル、又はその他のコンデンサも一般的には問題ありませんが、
入力リップルを最小にするためには、非常に低ESRコンデンサ(セラミックで100
μF以上)を推奨します。コンバータ自身は入力回路に極低ESRの2x2.2μF
セラミック入力コンデンサを搭載しています。
The FPMR05SR7503*A is capable of stable
operation with no external capacitance on the output.
To minimize output ripple voltage, the use of very low
ESR ceramic capacitors is recommended. These
capacitors should be placed in close proximity to the
load to improve transient performance and to
decrease output voltage ripple.
FPMR05SR7503*Aは出力に外付けコンデンサが無い状態でも安定して動
作します。出力リップルを最小にするため、極低ESRのセラミックコンデンサの接
続を推奨します。過渡時の特性向上と出力リップル低減のために負荷の
近傍に極低ESRセラミックコンデンサを実装することをお勧めします。
Note that the converter does not have a SENSE pin
to counteract voltage drops between the output pins
and the load. The impedance of the line from the
converter output to the load should thus be kept as
low as possible to maintain good load regulation.
このコンバータは出力端子と負荷間の電圧ドロップを補正するセンス端子を設
けていません。精度の高い負荷特性を保持するために、コンバータの出力
から負荷までのラインインピーダンスは可能な限り低くしてください。
ON/OFF (Pin 5)
The ON/OFF pin (pin 5) can be used to turn the
converter on or off remotely using a signal that is
referenced to GND (pin 2), as shown in Fig. A.
Two remote control options are available,
corresponding to negative and positive logic. In the
negative logic option, to turn the converter on Pin 5
should be at logic low or left open, and to turn the
converter off Pin 5 should be at logic high or
connected to Vin. In the positive logic option, to turn
the converter on Pin 5 should be at logic high,
connected to Vin or left open, and to turn the
converter off Pin 5 should be at logic low.
ON/OFF端子(5番ピン)は図Aのように、グランド(2番ピン)を基準としたリモート
信号によりコンバータをON/OFFするのに使われます。 ネガティブとポジティブ
ロジックに対応するため、2種類のリモートコントロールを選択可能です。
ネガティブオプションの場合、コンバータをONするには5番ピンをLowレベル、又は
未接続とし、コンバータをOFFするには5番ピンをHighレベル、又はVinと接続
とします。ポジティブオプションの場合、コンバータをONするには5番ピンをHighレ
ベル、Vinに接続、又は未接続とし、コンバータをOFFするには5番ピンをLow
レベルにします。
For a positive logic option, the ON/OFF pin (pin5) is
internally pulled-up to Vin. An open collector (open
-drain) transistor can be used to drive Pin 5.
The device driving Pin 5 must be capable of:
(a) Sinking up to 0.4mA at low logic level
ポジティブオプションの場合、ON/OFFピンはモジュール内部でVinにプルアップさ
れています。オープンコレクタ(オープンドレイン)のトランジスタがON/OFFピンの操
作に使用可能です。
ON/OFFピンを操作するデバイスには下記能力が必要です。
(a) Lowレベルで0.4mA程度のシンク能力
For a negative logic option, the ON/OFF pin (pin5) is
internally pulled-down.A TTL or CMOS logic gate,
open collector(open-drain) transistor can be used to
drive Pin 5. When using an open collector(open
-drain) transistor, a pull-up resistor, R*=5k, should
be connected to Vin (See Fig. A).
The device driving Pin 5 must be capable of:
(b) Sinking up to 1.2mA at low logic level (≦0.8V)
(c) Sourcing up to 0.25mA at high logic level (2.3-5V)
ネガティブオプションの場合、ON/OFFピンはモジュール内部でプルダウンされてい
ます。TTL、 CMOSロジック、又はオープンコレクタのトランジスタもON/OFFピンの
操作に使用可能です。オープンコレクタのトランジスタを使用する時は5kΩのプ
ルアップ抵抗をVinに接続してください。(図A参照)
ON/OFFピンを操作するデバイスには下記能力が必要です。
(b) 0.8V以下のLowレベルで1.2mAまでのシンク能力
(c) 2.3V-5VのHighロジックレベルで0.25mAまでの供給能力
O
eration
Fi
. A: Circuit confi
uration for remote ON/OFF
R* is for negative logic option only
Rload
CONTROL
INPUT
GND TRIM
Vin Vout
R*
ON/OFF
Vin