U2786B
Preliminary Information
Rev. A2, 18–Aug–00 1 (17)
DECT PLL / TX IC
Description
The U2786B is an RF IC for low-power DECT transmit
applications. The IC includes a complete PLL with
1-GHz prescaler, on-chip frequency doubler, biasing for
off-chip VCO, an integrated TX filter and a modulation-
compensation circuit for advanced closed-loop
modulation concept.
Electrostatic sensitive device.
Observe precautions for handling.
Features
1-GHz PLL, frequency doubler, TX data filter
(13.824-MHz/ 27.648-MHz reference clock)
Supply-voltage range: 2.7 V to 4.7 V
Low current consumption
Few external components
No mechanical tuning necessary
Switchable charge-pump current for enhanced
switching time
1 operational amplifier for active loop filter
Advanced closed-loop modulation (with
13.824-MHz/ 27.648-MHz reference clock) and open
loop modulation supported
Block Diagram
DAC
VSFD_OUT1I_CP_SWDATA
OLE
LD
OP_OUT
n.c. PU_MIN OP_N
OP_P
GND_D
ENABLECLOCK
REF_CLK
GND_RF_IN
PU
TX_DATA
GND_FD_OUT
RF_IN
FD_OUT2 GF_DATA
CP
VS_CP
GND_CP
VCO_BIAS GND_OP
FD
f
PD
f: n
OP
MCC
GF
Control logic
RC
PC
CP
2f f
3-wire bus
: n
DAC
345 6 78 9 10 11 12 13 14
1516171819202122232425262728
+–
12
14224
Figure 1. Block diagram
Ordering Information
Extended Type Number Package Remarks
U2786B-MFS SSO28 Tube
U2786B-MFSG3 SSO28 Taped and reeled
U2786B
Rev. A2, 18–Aug–00
Preliminary Information
2 (17)
Pin Description
1
2
3
4
5
6
7
8
10
9
27
22
21
20
18
19
1712
11
28
25
26
23
24
RF_IN
GND_RF_IN
VCO_BIAS
n.c.
PU_MIN
GND_OP
GND_D
DAC
OP_OUT
OLE
PU
TX_DATA
16
15
14
13 OP_P
OP_N
CLOCK
DATA
ENABLE
REF_CLK
LD
I_CP_SW
GND_FD_OUT
FD_OUT1
FD_OUT2
VS
GF_DATA
GND_CP
VS_CP
CP
U2786B
Figure 2. Pinning
Pin Symbol Function Configuration
ÁÁÁ
Á
Á
Á
Á
Á
Á
ÁÁÁ
1
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
CLOCK
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
3-wire bus: Clock input
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
ÁÁÁ
Á
Á
Á
Á
Á
Á
ÁÁÁ
2
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
DATA
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
3-wire bus: Data input
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Ref
1,2 and 3
ÁÁÁ
Á
Á
Á
Á
Á
Á
ÁÁÁ
3
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
ENABLE
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
3-wire bus: Enable input
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
(10k)
5k (10k)
5k
U2786B
Preliminary Information
Rev. A2, 18–Aug–00 3 (17)
Pin Description (continued)
Pin Symbol Function Configuration
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
4
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
REF_CLK
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Reference frequency input
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
10k10k
4
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
5
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
LD
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Lock detect output
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
100 5
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
6
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
I_CP_SW
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Charge-pump current switch
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
Ref
(10k)
6
5k (10k)
5k
ÁÁÁ
ÁÁÁ
7
ÁÁÁÁÁ
ÁÁÁÁÁ
GND_FD_OUT
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
Frequency-doubler buffer ground
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
8
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
FD_OUT1
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Frequency-doubler buffer output 1
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
9
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
FD_OUT2
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Frequency-doubler buffer output 2
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
8,9
7
ÁÁÁ
ÁÁÁ
10
ÁÁÁÁÁ
ÁÁÁÁÁ
VS
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
Supply voltage
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
U2786B
Rev. A2, 18–Aug–00
Preliminary Information
4 (17)
Pin Description (continued)
Pin Symbol Function Configuration
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
11
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
GF_DATA
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Modulation output
(Gaussian filtered data signal)
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
11
ÁÁÁ
ÁÁÁ
12
ÁÁÁÁÁ
ÁÁÁÁÁ
GND_CP
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
Charge-pump ground
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁ
ÁÁÁ
13
ÁÁÁÁÁ
ÁÁÁÁÁ
VS_CP
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
Charge-pump supply voltage
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
14
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
CP
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Charge-pump output
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
13
14
12
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
15
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
OP_N
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Operational-amplifier inverting input
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
16
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
OP_P
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Operational-amplifier non-inverting
input
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
18
16
15
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
17
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
OP_OUT
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Operational-amplifier output
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
17
18
AB-Control
ÁÁÁ
ÁÁÁ
18
ÁÁÁÁÁ
ÁÁÁÁÁ
GND_OP
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
Operational-amplifier ground
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁ
ÁÁÁ
19
ÁÁÁÁÁ
ÁÁÁÁÁ
PU_MIN
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
3-wire bus: Data-hold enable in power-
down mode
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
U2786B
Preliminary Information
Rev. A2, 18–Aug–00 5 (17)
Pin Description (continued)
Pin Symbol Function Configuration
ÁÁÁ
ÁÁÁ
20
ÁÁÁÁÁ
ÁÁÁÁÁ
n.c.
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
Not connected
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
21
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
VCO_BIAS
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
VCO bias voltage output
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
1k
21
ÁÁÁ
ÁÁÁ
22
ÁÁÁÁÁ
ÁÁÁÁÁ
GND_RF_IN
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
RF input ground
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
23
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
RF_IN
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
RF input from VCO to doubler and
PLL
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
1.5k
23
22
1.5k
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
24
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
DAC
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
DAC for VCO pretune
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
24
10k
ÁÁÁ
ÁÁÁ
25
ÁÁÁÁÁ
ÁÁÁÁÁ
GND_D
ÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁ
Digital ground
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
26
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
OLE
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Open-loop enable input
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
Ref
(10k)
26 5k (10k)
5k
U2786B
Rev. A2, 18–Aug–00
Preliminary Information
6 (17)
Pin Description (continued)
Pin Symbol Function Configuration
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
27
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
PU
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Power-up input (active high)
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
20k
10k
25k 25k
10k
10k 140k
27
ÁÁÁ
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
Á
ÁÁÁ
28
ÁÁÁÁÁ
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
Á
ÁÁÁ
Á
ÁÁÁÁÁ
TX_DATA
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Digital TX data input to Gaussian filter
and modulation compensation circuit
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
Á
ÁÁÁÁÁÁÁÁÁÁÁÁ
Á
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁ
VS
Ref
(10k)
28
5k (10k)
5k
Functional Blocks
CP Charge pump
FD Frequency doubler
OP Amplifier for loop filter
MCC Modulation-compensation circuit
PD Phase detector
VCO Voltage-controlled oscillator
DAC DA converter for pretuning of VCO
GF Gaussian filter for transmit data
LF Loop filter
PC Programmable counter = MC (main counter) +
SC (swallow counter)
RC Reference counter
Absolute Maximum Ratings
All voltages refer to GND (Pins 7, 12, 18, 22 and 25).
Parameter Symbol Min. Max. Unit
Supply voltage Pins 10 and 13 VS5.0 V
Logic input voltage Pins 1, 2, 3, 6, 26, 27 and 28 VIN – 0.3 5.0 V
Junction temperature Tjmax 150 C
Storage temperature Tstor –40 150 C
Thermal Resistance
Parameter Symbol Value Unit
Junction ambient RthJA 130 K/W
U2786B
Preliminary Information
Rev. A2, 18–Aug–00 7 (17)
Operating Range
Parameter Symbol Min. Typ. Max. Unit
Supply voltage Pins 10 and 13 VS2.7 3.0 4.7 V
Ambient temperature Tamb –25 +25 +85 C
Electrical Characteristics
Test conditions (unless otherwise specified): VS = 3 V, Tamb = 25C
Parameter Test Conditions / Pins Symbol Min. Typ. Max. Unit
Power supply Pin 10
Standby current VPU = low level = ‘0’ IS,OFF 110 µA
y
RX (OLE = ‘1’) IS6 mA
TX (OLE = ‘0’) IS11.5 mA
TX, MCC on IS13.2 mA
TX, MCC, GF on IS12.8 mA
TX, MCC, GF, OP on IS15 mA
TX, MCC, GF, OP, FD on IS25.8 mA
Supply current CP VVS_CP = 3 V, PLL in lock
condition Pin 14 ICP 1µA
Frequency doubler fRF_IN = 900 MHz (Pin 23) Pins 8 and 9 (differential)
Output power PRF_IN= –10 dBm
Zload = 50 Ω (differential)
Pins 8 and 9
PFD_OUT – 10 – 5 – 3 dBm
Harmonic suppression 2nd + 3rd; PRF_IN= –10 dBm
Pins 8 and 9 HS – 20 dBc
Subharmonic suppression PRF_IN= –10 dBm
Pins 8 and 9 SHS – 20 dBc
PLL
Input frequency Pin 23 fRF_IN 800 1000 MHz
Input voltage fRF_IN = 800 to 1000 MHz
AC-coupled sinewave, Pin 23 VRF_IN 20 200 mVRMS
Scaling factor prescaler SPSC 32/33
Scaling factor main counter SMC 31/32/33/34
Scaling factor swallow
counter SSC 031
External reference input
frequency AC-coupled sinewave
Pin4 fREF_CLK 528 MHz
External reference input
voltage AC-coupled sinewave
Pin4 VREF_CLK 50 250 mVRMS
Scaling factor reference
counter Pin4 SRC 12/16/24/32
U2786B
Rev. A2, 18–Aug–00
Preliminary Information
8 (17)
Electrical Characteristics (continued)
Test conditions (unless otherwise specified): VS = 3 V, Tamb = 25C
UnitMax.Typ.Min.SymbolTest Conditions / PinsParameter
Charge pump active when RX, TX Pin 14
Output current VI_CP_SW = ‘0’
VCP =VVS_CP / 2 ICP_1 ±1mA
VI_CP_SW = ‘1’
VCP = VVS_CP / 2 ICP_5 ±5mA
Current scaling factor See bus protocol D0...D2
ICP = CPCS × ICP_TYP
CPCS 60 130 %
Leakage current IL± 100 pA
Operational amplifier
Power-gain bandwidth Pin 17 PGBW 10 MHz
Excess phase Rload = 1 kΩ, Cload = 15 pF
Pin 17 δ80 degree
Input offset voltage Pins 15 and 16 Voffs ± 1 mV
Open-loop gain Pin 17 g 70 dB
Output voltage range Pin 17 Vout 0.3 VS – 0.3 V
Common-mode input voltage Pins 15 and 16 Vin 0.3 VS – 0.3 V
Modulation-compensation circuit @ max. DSV ≤ 64, MCC only for fREF_CLK = 13.824MHz or 27.648
MHz
Oversampling fREF_CLK= 13.824 MHz or
27.648 MHz OVS 6
Integration counter MAC – 511 511
Current scaling factor See bus protocol E3...E5 MCCS 60 130 %
Gaussian transmit filter (Gaussian shape B×T = 0.5) fREF_CLK has to be chosen !
Tx data filter clock fREF_CLK = 13.824 MHz, TX,
12 taps in filter fTXFCLK 6.912 MHz
fREF_CLK = 27.648 MHz, TX,
12 taps in filter fTXFCLK 6.912 MHz
Maximum output current Polarity see bus protocol D13
Pin 11 |IGF_DATA|8.5 µA
Current scaling factor See bus protocol D6...D8
IGF_DATA = GFCS × IGF_TYP
Pin 11
GFCS 60 130 %
VCO biasing Pin 21
Bias voltage VVCO 1.5 V
g
Standby, PU = ‘0’ VVCO 010 mV
Temperature coefficient TC – 3.3 mV/K
U2786B
Preliminary Information
Rev. A2, 18–Aug–00 9 (17)
Electrical Characteristics (continued)
Test conditions (unless otherwise specified): VS = 3 V, Tamb = 25C
UnitMax.Typ.Min.SymbolTest Conditions / PinsParameter
DAC for VCO PRETUNE 3-bit programming, see BUS protocol D3....D5 Pin 24
DAC low level Iload = 1 µA VDAC_min 0.3 V
DAC step level Nonlinear (see D3...D5) VDAC_step V
DAC high level I load = 1 µA VDAC_max 2.25 V
Output impedance RDAC_out 10 kΩ
Lock-detect output
Lock-detect output,
test-mode output locked = ‘1’, unlocked = ‘0’
test modes see bus protocol
E0....E2 Pin 5
LD
Leakage current VOH = 4.5 V Pin5 IL5µA
Saturation voltage IOL = 0.5 mA Pin 5 VSL 0.4 V
3-wire bus
Clock Pin 1 fclock 1.152 MHz
Logic input levels (CLOCK, DATA, ENABLE, I_CP_SW, OLE, GF_DATA) Pins 1, 2, 3, 6, 26 and 28
High input level =‘1’ ViH 1.5 V
Low input level =‘0’ ViL 0.5 V
High input current =‘1’ IiH –5 5 µA
Low input current =‘0’ IiL –5 5 µA
Standby control
Power up
High input level PU = ‘1’ Pin 27 VPU 2.0 V
Low input level PU = ‘0’ Pin 27 VPU,OFF 0.7 V
DATA hold enable
High input level PU_MIN = ‘1’ Pin 19 VPU_MIN 2.0 V
Low input level PU_MIN = ‘0’ Pin 19 VPU_MIN 0.7 V
Power up
High input current PU = ‘1’
VPU = 3 V
VPU = 4.5 V Pin 27 IPU 100
220 125
300 150
420 µA
µA
Standby
High input current
PU = ‘0’,
PU_MIN = ‘1’
VPU_MIN = 3 V Pin 19 IPU_MIN,ON 21 µA
Standby
Low input current PU = ‘0’ , PU_MIN = ‘0’
VPU = 0 V Pin 27
VPU_MIN = 0.5 V Pin 19 IPU,OFF
IPU_MIN,OFF
0.1
1µA
µA
Settling time:
VS = 0 → active operation Switched from
VS = 0 to VS = 3 V tsoa < 10 µs
Settling time:
standby → active operation Switched from standby to
PU = ‘1’ tssa < 10 µs
Settling time:
active operation → standby Switched from PU = ‘1’ to
standby tsas < 2 µs
U2786B
Rev. A2, 18–Aug–00
Preliminary Information
10 (17)
PLL Principle
RF_IN
Programable counter PC
”– Main counter MC
”– Swallow counter SC
fVCO = fPD(SMC32 + SSC)
fVCO
fPD
Phase frequency CP Frequency fOUT
detector PD VCO doubler FD
FD_OUT
DAC
fPD = 864 kHz GF_DATA
Controlled phase shifting Modulation Gaussian
compensation MMC filter GF
Reference counter RC 6.912MHz
REF_CLK SRC
10.368MHz* 12
13.824MHz 16
20.736MHz* 24
27.648MHz** 32
* MCC and GF not possible 1.152 Mbit/s
**Reference counter not possible
PLL reference TX_DATA
Frequency
REF_CLK
Baseband controller
Figure 3. PLL principle
U2786B
Preliminary Information
Rev. A2, 18–Aug–00 11 (17)
The following table shows the LO frequencies for RX and TX for the DECT band plus additional channels for an
optional DECT band extension. Intermediate frequencies of 110.592 and 112.32 MHz are supported.
Table 1 LO frequencies
Mode fIF/MHz Channel fANT/MHz fLO/MHz 2fLO/MHz SMC SSC
TX C0 1897,344 948,672 1897,344 34 10
C1 1895,616 947,808 1895,616 34 9
C2 1893,888 946,944 1893,888 34 8
C3 1892,16 946,08 1892,16 34 7
C4 1890,432 945,216 1890,432 34 6
C5 1888,704 944,352 1888,704 34 5
C6 1886,976 943,488 1886,976 34 4
C7 1885,248 942,624 1885,248 34 3
C8 1883,52 941,76 1883,52 34 2
C9 1881,792 940,896 1881,792 34 1
RX 110,592 C0 1897,344 893,376 1786,752 32 10
,
C1 1895,616 892,512 1785,024 32 9
C2 1893,888 891,648 1783,296 32 8
C3 1892,16 890,784 1781,568 32 7
C4 1890,432 889,92 1779,84 32 6
C5 1888,704 889,056 1778,112 32 5
C6 1886,976 888,192 1776,384 32 4
C7 1885,248 887,328 1774,656 32 3
C8 1883,52 886,464 1772,928 32 2
C9 1881,792 885,6 1771,2 32 1
112,32 C0 1897,344 892,512 1785,024 32 9
,
C1 1895,616 891,648 1783,296 32 8
C2 1893,888 890,784 1781,568 32 7
C3 1892,16 889,92 1779,84 32 6
C4 1890,432 889,056 1778,112 32 5
C5 1888,704 888,192 1776,384 32 4
C6 1886,976 887,328 1774,656 32 3
C7 1885,248 886,464 1772,928 32 2
C8 1883,52 885,6 1771,2 32 1
C9 1881,792 884,736 1769,472 32 0
Table 2 Limits
Mode fIF/MHz fANT/MHz fLO/MHz 2fLO/MHz SMC SSC
TX fmin 1714,176 857,088 1714,176 31 0
RX 110,592 1824,768 857,088 1714,176 31 0
112,32 1826,496 857,088 1714,176 31 0
TX fmax 1933,632 966,816 1933,632 34 31
RX 110,592 2044,224 966,816 1933,632 34 31
112,32 2045,952 966,816 1933,632 34 31
U2786B
Rev. A2, 18–Aug–00
Preliminary Information
12 (17)
Formula
fANT C1 – fANT C2 = 1,728MHz
for TX fLO = fANT / 2
for RX fLO = (fANT – fIF) / 2
SMC = integer (fLO / 0,864 MHz / 32)
SSC = MOD ((fLO / 0,864 MHz) / 32)
Control Signals
Standard Settings
I_CP_SW Input for switching charge-pump current by factor 5 0
LD Output, which is active after PLL is locked and
testmode output (according to programmed testmode)
OLE Enable input for open-loop modulation 0
DAC DAC for VCO band switch
PU Hardware power up / standby of complete PLL / TX – IC 1
PU_MIN Data-hold enable of 3-wire bus in power-down mode 1
Serial Programming Bus
Reference and programmable counters can be
programmed by the 3-wire bus (CLOCK, DATA and
ENABLE). Beside this information additional control
bits as phase detector polarity and scaling of charge-pump
currents as well as internal currents for Gaussian lowpass
filter and modulation compensation circuit can be
transferred.
After setting ENABLE signal to low condition, the data
status is transferred bit by bit on the rising edge of the
CLOCK signal into the shift register, starting with the
MSB-bit. After ENABLE returning to high condition the
programmed information is loaded into the addressed
latches, according to the addressbit condition (last bit).
Additional leading bits are ignored and there is no check
made how many pulses have arrived during ENABLE-
low condition. The bus then returns to a low current
standby mode until the ENABLE signal changes to low
again.
During standby of the PLL the information in the registers
of the PLL is maintained.
In powerdown mode of complete PLL/TX–IC (PU is set
to 0) there are two possible states of the 3-wire bus.
3. PU_MIN = 1: the informations in the registers of
3-wire bus are maintained
4. PU_MIN = 0: the informations in the registers of
3-wire bus are lost
MSB LSB
Data bits Address
bit
D22 D21 D20 D19 D18 D17 D16 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 A0
RC SC MC Phase GF MCC GFCS DAC CPCS 1
0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 0 0 1 0 0 1 0 0 1
Data bits Address
bit
E7 E6 E5 E4 E3 E2 E1 E0 A0
FD OP MCCS TEST 0
Standard bit setting: Word 1 Word 2 1 1 1 0 0 0 0 0 0
U2786B
Preliminary Information
Rev. A2, 18–Aug–00 13 (17)
PLL Settings
RC (Reference Counter)
D22 D21 SRC
0 0 32
0 1 12
1 0 16
1 1 24
MC (Main Counter)
D15 D14 SMC
0 0 31
0 1 32
1 0 33
1 1 34
SC (Swallow Counter)
D20 D19 D18 D17 D16 SSC *
000000
000011
000102
000113
. . .
1 1 1 1 0 30
1 1 1 1 1 31
*S
SC = [D16] × 20 + [D17] × 21 + ... [D20] × 24
SPGD = 32 × SMC + SSC
Phase Settings
Phase of GFDATA
D13 GFDATA
0 Source
1 Sink
Phase of MCC Internal Connection
D12 MCC Data
0 Inverted
1 Normal
Phase of CP (Charge Pump)
D11 fR > fPfR < fPfR = fP
0 ISink ISource High imp
1 ISource ISink High imp
Current Saving Power up/down Settings
D10 GF (Gaussian Filter)
0OFF (RX)
1ON (TX)
E7 FD (Frequency Doubler)
0 OFF
1 ON
D9 MCC (Modulation Compensation Circuit)
0OFF (RX or OLE = ‘1’)
1ON (TX)
E6 OP (OpAmp)
0 OFF
1 ON
U2786B
Rev. A2, 18–Aug–00
Preliminary Information
14 (17)
Current Gain Settings
GFCS (Gaussian Filtered Current Settings)
D8 D7 D6 GFCS
0 0 0 60%
0 0 1 70%
0 1 0 80%
0 1 1 90%
1 0 0 100%
1 0 1 110%
1 1 0 120%
1 1 1 130%
CPCS (Charge-Pump Current Settings)
D2 D1 D0 CPCS
0 0 0 60%
0 0 1 70%
0 1 0 80%
0 1 1 90%
1 0 0 100%
1 0 1 110%
1 1 0 120%
1 1 1 130%
MCCS (Modulation Compensation Settings)
E5 E4 E3 MCCS
0 0 0 60%
0 0 1 70%
0 1 0 80%
0 1 1 90%
1 0 0 100%
1 0 1 110%
1 1 0 120%
1 1 1 130%
Pretune DAC Voltage Settings
Pretune DAC Voltage
D5 D4 D3 DAC / V
0 0 0 0.33
0 0 1 0.43
0 1 0 0.60
0 1 1 0.79
1 0 0 1.02
1 0 1 1.38
1 1 0 1.73
1 1 1 2.24
Test Mode Settings Test Output Pin (Lock Detect)
D11 E2 E1 E0 Signal at Lock Detect and PLL Mode CP Mode
x 0 0 0 Lock detect mode Active
0 0 0 1 RC out and CP active Active
1 0 1 0 PC out and CP active (phase changed) Active
x 0 1 1 MCCTEST (RC out divided by 2048 or 4096) Active
x 1 0 0 CP tristate only High impedance
0 1 0 1 RC out and CP high impedance High impedance
1 1 1 0 PC out and CP high impedance High impedance
x 1 1 1 GFTEST (RC out divided by 4 or 8) High impedance
3-Wire Bus Protocol Pulse Diagram
LSBMSB
ENABLE
DATA
CLOCK
Figure 4. Pulse diagram
U2786B
Preliminary Information
Rev. A2, 18–Aug–00 15 (17)
3-Wire Bus Protocol Timing Diagram
DATA
CLOCK
ENABLE
TTTEC
TED
TS TC THTL
Figure 5. Timing diagram
Description Symbol Min. Value Unit
Set time DATA to CLOCK TS 434 ns
Hold time DATA to CLOCK TH 0 ns
CLOCK pulse width TC 434 ns
Set time ENABLE to CLOCK TL 217 ns
Hold time ENABLE to CLOCK TEC 0 ns
Hold time ENABLE to DATA TED 0 ns
Time between two protocols TT 868 ns
Typical Application Circuit
VS/2
FD_OUT1
I_CP_SW
DATA
OLE
LD
ENABLE
REF_CLK
PU
TX_DATA
VCO LOOP–FILTER LF
MOD
CP
VS_CP
VCO_BIAS
CLOCK
RFIN
PRETUNE
U2786B
OP_OUT
PU_MIN
n.c. OP_N
FD_OUT2
PU_MIN
VS
OP_P
14226
Figure 6. Application circuit
U2786B
Rev. A2, 18–Aug–00
Preliminary Information
16 (17)
Package Information
13018
technical drawings
according to DIN
specifications
Package SSO28
Dimensions in mm 9.10
9.01
0.15
0.05
0.25
0.65 8.45
1.30
5.7
5.3
4.5
4.3
6.6
6.3
0.15
28 15
114
U2786B
Preliminary Information
Rev. A2, 18–Aug–00 17 (17)
Ozone Depleting Substances Policy Statement
It is the policy of TEMIC Semiconductor GmbH to
1. Meet all present and future national and international statutory requirements.
2. Regularly and continuously improve the performance of our products, processes, distribution and operating systems
with respect to their impact on the health and safety of our employees and the public, as well as their impact on
the environment.
It is particular concern to control or eliminate releases of those substances into the atmosphere which are known as
ozone depleting substances (ODSs).
The Montreal Protocol (1987) and its London Amendments (1990) intend to severely restrict the use of ODSs and forbid
their use within the next ten years. Various national and international initiatives are pressing for an earlier ban on these
substances.
TEMIC Semiconductor GmbH has been able to use its policy of continuous improvements to eliminate the use of
ODSs listed in the following documents.
1. Annex A, B and list of transitional substances of the Montreal Protocol and the London Amendments respectively
2. Class I and II ozone depleting substances in the Clean Air Act Amendments of 1990 by the Environmental
Protection Agency (EPA) in the USA
3. Council Decision 88/540/EEC and 91/690/EEC Annex A, B and C (transitional substances) respectively.
TEMIC Semiconductor GmbH can certify that our semiconductors are not manufactured with ozone depleting
substances and do not contain such substances.
5.
We reserve the right to make changes to improve technical design and may do so without further notice.
Parameters can vary in different applications. All operating parameters must be validated for each customer
application by the customer. Should the buyer use TEMIC Semiconductors products for any unintended or
unauthorized application, the buyer shall indemnify TEMIC Semiconductors against all claims, costs, damages,
and expenses, arising out of, directly or indirectly, any claim of personal damage, injury or death associated with
such unintended or unauthorized use.
Data sheets can also be retrieved from the Internet: http://www.temic–semi.com
TEMIC Semiconductor GmbH, P.O.B. 3535, D-74025 Heilbronn, Germany
Telephone: 49 (0)7131 67 2594, Fax number: 49 (0)7131 67 2423
