mikreelebhtroni-k Information Applikation 3DiGiT ANALOG/DIGITAL | - WANDLER s/fINFORMATION APPLIKATION MIKROELEKTRONIK Heft 14: C 520 D 3-Digit-Analog /Digital-Wandler veb halbleiterwerk frankfurt (oder) ( leitbetrieb im veb kombinat mikroelektronik KAMMER DER TECHNIK Vorstand des Bezirksverbandes Frankfurt (Oder), Ebertusstrabe 2Autor : Dr.e-Inge B. Kahl VEB Halbleiterwerk Frankfurt(Oder) Layout : Heinz Schulz Umschlag : Peter Hoffmann Redaktions- Heinz. Schulz (Vorsitzender) Kollektiv ; Dipl.Ings Peter Grunow, KDT-Beauftragter Dipl.~Ing, Egbert Knopke Dipl.-Ing. Dieter Buttgereit Ing. Wolfgang Richter Dipl.-Wirtsch,. Wolfgang Matitke Dipl.-Ing. Hermann Dornfeld Redaktionsschlug : 15.11.1982 Nachdruck, auch auszugsweise, nur mit Genehmigung des Herausgebers !Die vorliegende technische Information dient dem Informations- bediirfnis des Schaltungsentwicklers sowie interesslerten Technikers im In= und Ausland zu speziellen ausgewahlten Erzeugnissen der Halbleiterbauelemente~Industrie der Deutschen Demokratischen Republik, Sie gibt keine Auskuoft iiber Liefermglichkeiten und beinhaltet keine Verbindlich- keiten zur Produktion. . Giiltige Unterlagen fiir den Bezug von in den Schaltungen beschriebenen Bavelementen sind allein die Typstandards, die giiltigen Kenndatenblatter oder die im Liefervertrag selbst fixierten Vereinbarungen. Anderungen der Banelemente~ eigenschaften, die dem technischen Fortschritt dienen, be- h#1t sich der Halbleiterbauelemente-Hersteller vor. Fir die Patentfreiheit der angegebenen Schaltungsvorschlage wird keine Gewihr iibexnommen. Anfragen und Hinweise, dle sich auf Inhalt und Bezug dieser Schrift beziehen, bitten wir an nachstehende Anschriften zu richten: DDR-Interessenten Kammer dex Technik - Bezirksvorstend Frenkfurt(Oder) 4200 Frenkfurt(odex) EbertusstraBe 2 Interessenten te Auslend: VEB Halbleiterwerxk Frankfurt(Oder) leitbetrieb in VEB Kombinat Mikroelektronik AuBenstelle Leipzig Werbung und Messen DDR 7010 leipzig Messegelinde, Halle 17,Kopfbau , II .Etage46 2. 2016 2.26 3e 3016 3.26 4, 5. Sete Se2e 53 Bede 5.56 5.66 5870 5.8. 509s Ge Gets Ge2s Ge30 Gets 6.56 GeGs INHALT Einleitung Verfahren der dAnalog=Digital-Wandlung Zhiverfahren . AD-Wandlung mit dem Verfahren der sukzessiven Approximation KenngroBen und Fehler bei AD= und DA-Wandlern Auflsung Kennlinienfehler und Linearitat Allgemeine Kennzeichnung des C 520 D Funktionsweise des C 520 D Spannungs-Strom-Wandler Komparator Band-~gap-Referenzquelle Oszillator Teilex Zhler und Zusatzlogik Kontroll- und Steuerlogik Multiplexer Ausgangsstufen Kennwerte des C 520 D AnsechluBbelegung Grenzwerte _Betriebsbedingungen Elektrische Kennwerte Sonderzeichenausgabe Temperaturverhalten SEITE: 14 21 21 27 37 39 42 42 43 45 46 46 47 4g 49 51 51 52 53 54 56 61Te 3. - Bets Bee. 8.3. 8.4. 8.5. 8.6. 8.7. 8.8, 8.9. 9. 40. 446 Applikative Hinweise zum Binsatz des 0.520 D. Anwendungsbeispiele fiir den 520 D- Anzoigesysteme : | Multiplexsignale i MeBwertspeicherung Betriebsartentmschal tung Vorzeichenausgabe Erginzende Baugruppen Standardsignale und ibze Anpasstng an den C 520 D Tempera turmessung pi Mikrorechnerkopplung Dekodexreihe D 345 bis D 348 Testmglichkeiten von Wendlern Ligexatunveraeichnis 64 ~ 66 70 1 75 76 77 79 81 87 91 93. 981 EINLEITUNG Die Ba twicklung in der Industrie ist gegenwirtig durch einen wachsenden Einsatz o Mikroelektronik in der Gerite-, technik gekennzeichnet. Dieser Proze8 exfagt alle Bereiche und ermglicht u.a. duxch den breiten Einsatz der Mikro- | rechentechnik ginzlich neve Gerditegenerationen mit wesent- lich verbesserten Bikenschad ton und Parametern, Dabei spielt die: digitale Informa tionsveraxbe4 tung und= tibertragung eine immer strkere Rolle. Da die Prozesse und 2u exfassenden Signale in der Praxis analoger Natur sind, entsteht die Not- wendigkeit, tiber entsprechende Sensoren und Analog-Digital~ Wandlex den Einstieg in die digitale Signalvererbeitung zu ermglichen, Andererseits bedingt die rechnergestiitzte Steuer- und Regeltechnik den Einsgtz von Digital-Analog= Wandlern, um nach der digitalen Signalverarbeitung bzw.= libertragung mit entsprechenden Anpafstufen die Stellglieder in technischen Prozessen zu betadtigen. Hine prinziplelle Darstellung. zeigt Bild 1. Die Realisierung der Wandler in diskreter Form ist teuer und demzufolge wird in dex BMSRTechnik eine Netzstruktur mit analoger MeSwerterfassung und ~ibertragung, zentraler AD-Umse tzung, digitaler Vetaxbettung, DA~Wandlung und ana~ loger Ubertragung der Steuer- oder Regelerdsen eingesetzt werden. Mit der Bereitstellung billigex AD- und DA -Umsetzer in monolithischer oder hybrider Form werden diese Bauelemente in wachsendem Ma8e direkt den Me8stellen und Stellgliedem zugeordne t, so daB die Signalibertragung strsicherer in digitaler Form erfolgen wird, Mit der Entwicklung des 520 D ist ein erster Schritt in dieser Richtung erfolgt,.analoge Prozesse und Signale MeBfithler und Umforrner Analog ~ Digital -Wandler digitale , Informationsverarbeitung oder Ubertragung (2.8. PCM) - Digital - Analog - Wandler | Anpaf@stufen u. Treiber i analoge Steuer ~ oder Regel - grdfe,analoges Empfangssignal Bild4 - Bingatz von AD= und D-Wandlern=2. VERFAHREN DER ANALOG-DIGITAL-WANDLUNG An die AD-Wendler werden die untexschiedlichsten Ferdexungen gestellt, Im wesentlichen beziehen sie sich auf die Amflisung, die von 6 bit ( 2 5: 64 Stufen) bis zu hechprizisen Wandiexn pis 18 pit ( 279 & 262 444 stufen) und Umestaraten ven 4 Mes= sung/sec. bis zu ultraschnellen Wandlera mit 400 40 Mes _sungen/sec. reich. Fiir die Realisierung werden verschiederfe Verfahren eingesetzt, die. im folgenden kurz erliutert worden. Mabelle 1 zeigt einen libergschligigen Vorgledel anhand der wee sentlichen Kennwerte, TH /4/ werden ai Verfahren eusfiihr~ licher behandelt, meximale jerforderliche Verfabren Schrittzahl Referenzelement Geachwindigicel t] dutwand 4: abi-*-* | : ST n As ar er me thoden ee Be sit 3 eee Gerine 2. Verfah-" ; ee . Set rte id n dan nittlere - | mittel ser Anni- ; eid bis PeTEnE ' ' 4 schne11. Paral, | ee Scie erate 1 a -sehzr Ten schnell Exo 4 ,Kombina- oy : : Ts diene a tionen von je nach Kombination werden die unterschied Verfahren | lichsten Bereichsabgedeckt Mabelle 4: Ubersicht zu Verfabren dex AD-Wandlung - ah a roy2.1. Zablverfanren | MeBkomp- MK gf i 4 Ariel et , Ls) bes 'b) nzeige ov =f Vorzeich i hctinatspeieh Be Lab MOEPCMETT Dekoder He Logik + : : ir: Za@hler. Usz : : fe : Lschen Start Haupttor fa : Sagezahn~ Ured Generator Stewerung generator (quarestabil } : b) HT pe forzeit : ; se tm Bild 2: Frinzip des Sigezahn- vertanrens fiir unipolare und bipolare Hingengsspannungen10 Zu den seriellen oder Zihlverfahren gehren : on Sgezahnumsetzer ( U/t) ~ Zwei und Mehr? lankenintegrationsverfahren 3 " Spannungs-Frequenz-Unse tzer (use ) = Charge-Balencing-Verfahren | Im Bild 2 ist ein prinzipielles Blockschaltbild mit 2wei mglichen Signalverliufen fiiz das Sdgezahnverfahren darge- stellt. Die Sgezabnspannung steuert den Nullpunkt- und MeBkomparatox, Das Schalten der Komparatoren wird in der Logik in die Tor zeit ty = Ky Use wove K, durch die Steilheit der Sagezahn- spannung festgelegt wird, umgesetzt. Die Zahl der Impulse, die wihrend t, durch das Haupttor auf den Zihler gelangen, stellen das MeBergebnis dar. Mit der Taktfrequenz f. und der Steilheit der Sige zahnspannung wird die Umse tzerkennlinie festgelegt. Fir bipolare Hingangsspannungen m8 die Reihen- folge des Schaltens der Komparatoren in der Logile erfaBt wer- den, um die Vorzeichenausgabe zu realisieren. Schaltet der MeSkomparator vor dem Nullkomparator, dann ist die Eingangs= spenhung negativ. Scheltet zuerst der Nullkomparator ist sie positiv. Weil die Genauigkeit des MeBergebnisses durch viele Faktoren ( Konstanz von U,,, linearitat und Steilheit der B&gezeabnspannung, Driftder Komparatoren, Stabilitt der Takt- frequenz ) beeinflu&kt wird, ist die Anwendung auf Systeme mit geringerer Auflsung peschninkt. Das Verfahren realisiert keine interne Brummspannungsunter driickung, Jede tberlagerte Storspannung fubrt an den Sechelt punktien der Kompanatoren zu FehleznsIm Bild 3 wird die prinzipielle Funktion des gwei~Flenken- Integrationsverfahrens ( Dual~Slope~Verfahren, Doppelintes= grationsverfahren ) gezeigt. Es gehrt zu den am hiufigsten in der MeStechnik verwendeten Verfehren. : yc " Komparator un Haupttor pee H fe Takt~ | enero . Tr a me Sbertrag { zahler Lschen Dekoder Wien : Start Anzeige ae Lee) 8 ei te (Uy) wd } ty tz (Ux), | {Z ' CT oe | a lore " | | b Ux : b 1 | x | | a | | + | . {Integration v. Ux * Abintegration mit Uraf + | _ _-+ Q(FF1) i | Komparator_| + Ae Ubertrag Zahler nh Mit dem-Startimpuls wird FE1 so gestellt, daB dex Schalter 58 aie Bingangsspannung zu dem als Integrator beschalteten OFV durchstellt. Gleichzeitig wird der Zahler in dem das Exgebnis dex yorangegangernen Vmae faung steht, aumickgese t2ts HUSTTSJTOASUOT5@IIE34 Ul-uexTETA-FomzZ Bop Apzuyzg tT PTS tf12 Der Tntegrationskondetsatox C wird wibrend t, tiber R surge Laden. Durchlauft. die Integratorspannung Uy den Rullpunkt, - dann schaltet der Komparator und gibt das Tox fiir dle Takt- impulse frei, die im Zahler aufsumniert werden. Gibt dex : 7hler einen Ubertragsimpuls ab, wird FF Bo gesetzt, das S auf die Referenzspannung umschaltet. Im Zhler steht au aianem Zeitpunkt die Zahl 0 ( Ausgabe des Ubertragers wegen Erreichen des maximalen Zhlerstehdes N + 1 odex gwengeriick- setzung bei Erreichen eines festgelegten Werta ). Deb, die erste Phase axbeitet mit einer festen Zeit t,, die von der bantrecssiecabe Daw, dem Zblerumfang und der Taktfrequenz | festgelegt wirds | Die Ausgangsspannung am Integrator ergibt sich 2u Q 4 t, Ot ee Be Al) Tecg eae re a6 R+ Co f ae: Die Integrationszeit t, wird meist so gewihlt, da8 sich ein ganzzehliges Vielfaches der Netzfrequenz ergibt, um sine mglichst gute Brummspannungsunterdriickung 2u erreichen. In dex zweiten Phase wird die Kondensatorladung nit einem Konstantstrom abgebaut bis der Komparator das Erreichen von Ue = OV durch Sperren des Haupttores und Beenden dex Z&ihlung signalisiert, -in taprechend dex obigen Uherlegung ergibt sich fiir den Ladezustand nach t, 3 4 e \ Uoo = f Uno dt ReG 8 ME ope tly sn = Ueo = ref . . Ghee ots z Rec Durch Gleichsetzen exhklt man - \ tp =- 6 t4 a ae Debk., die Werte fiir R und C fallen heraus, Der Ziblerstend nach t, ergibt sich zu \ . Zet,+f, = 2% * 4 aay ! xef Die Zeit, %, wird duxch den Zhlerumfang oder vorgewahlten Zahlerstand N und die Taktfrequenz f, festgelegt. j f t ae 4 * fy Setzt man das in die Gleichune fiir den Zahlerstand Z ein, exgibt sich te Ty Uv Bits koe U. 4 zef14 Das bedeutet, dab die Tektfequenz nicht absolut sondem nur wihrend t, + t, konstant zu halten ist. Damit geniigen in den meisten Fallen einfache Generatoren den Anforderungen. AuBer~: dem ist zu sehen, daB die Referanzspannungskonstanz im wesent= lichen die Genauigkeit bestimmt. Als Nachteil ist die verhiltnismiBig lenge Umsetzzeit zu nen nen, se daB nur Signale, die sich langsam andern verarbeitet werden knnen. Das Verfahren ist fiir Wandler mit Genauigkeiten Dis 13 ese 14 bit daw. 41/2 Dekaden einsetzbar. Erweiterungyzu diesem Verfahren stelladie 3- und 4-Flenken= invegrationsverfehzen dar. Durch das Zufiigen von weiteren ein odex zwei Integrationsphasen, bei denen ZB. die eigenen off setgroBen des Wandlers analog oder digital awischengespeichert werden, erhalt man AD-Umsetzer mit automatischer Nullpunkt korrektur. Bei jedem MeBzyklus wird dabei die echte Differenz zwischen dem Me8wert und der darin enthaltenen OffsetgrBe gebildet. , Mit dem Charge-BalancingVerfahren Ladungsausgleichsverfahren) knnen Umsetzer mit geringen Anforderungen an die Bauelemente realisiert werden. In den letzten Jahrgingen der." rfe " und " Nachrichtentechnik " sind dazu einige Artikel erschienen (2,3, 4/. . Beds ADWandlung mit dem Verfahren der sukzessiven Approximation ; Fir schnelle und mittelschnelle Umsetzer eignen sich seriel~ le Wandler nicht. Hinen Kompromif8 hinsichtlich Aufwand und Geschwindigkeit stellt die sukzessive Approximation (schritt= weise Anndherung-) dar /5,6/. .Komparator lmuster H H u H H L Startimpuls (Ux) N a \ _ serieller i | - ~~ Ausgang > Abtast- sukeessives [e2 ak impuls Approximations * Startimpuls Uy register (SAR) [** Status = digitale +1 9 | Ausgange : ae interner DA~Wandler 1 u _ Uxmeat= ee SS ee ee Jl) os %MSB eo. [. 7 Uy |% MSB , Uae | gre aed e rn Ca [ | | MSB | | ; ae MSB %MSB % MSB LSB| Bit- T | | | | Umsetzzeit uoTieuyxorddy TeaTssezyus SslTegqgym Suntpued-cy zep dyzuatzd ty PUTA 15Dex Wandlex besteht aus einem Komparatox, einem internen D~Wandler und einer sukzessiven Approximayionslogik. Die vyorgeschalte te. Sample & Hold-stufe ist dann exfoderlich Wenn UL sich wahrend der Umsetzzeit um 21/3 LSB andert. ( LSB @ least significant bit @ kleinste unterscheidbare Ane -plitudenstufe; MSB $ most significant bit & Stufe mit dex hchsten Wertigkeit = Conese! 2 >). Mit dem Stertimpals wird das Appreximationsregister s0 gestellt, da8 das MSB des DAU gesetzt wird uni sich damit aes Vergleichssignal Uy auf | | *nax v. fs . einstellt. . Dex Komparator vergleicht U,, und Uy. Da fiir das MSB gilts Uy < UL in gezeichneten Fall, liegt dex Ausgang auf H, dann : wird mit der nichsten H/L-Flanke des Taktes das MSB verriegelt, .deh., es bleibt gesetzt. Mit dem zweiten Taktimpuls wird ; ust/, eingeschaliet. Der Komparator vergleicht jetzt wsB + 1/2 + MsB U, | Dex Komparatorausgang bleibt auf H liegen. Die Stufe 1/2 MSB wird durch das SAR verriegelt bleibt gesetzt. Mit dem drite ten Taktimpuls wird zu den beiden hchatwextigsyen Bits Ty MSB dazugeschaltet. Es ergibt sich : MSB + 172 MSB'+ 474 MSB SU, debe, mit der fallenden Taktflenke im dritten Takt wizd im SAR dex Eingang des DAU zurjickgesetzt, da der Kompara- sozauesene auf L iiegt. Dieser Vorgang wiederholt sich, bis das LSB abgearbeitet ist. Das Statussignal wird im SAR erzeugte Es zeigt das Arbeiten des Wandlers mit H am Ausgang ano Dieses Wandlungsprinzip kann sowohl hardwaremifig als auch im Zusammenspiel mit einem Mikrorechner realisiert werden, 46 wobei die Approximationslogik durch ein Programm ersetzt wirdeDex serieile Ausgang ignet sich in Verkniipfung mit dem Tekt= gignal und einer entsprechenden Synchronisation zur leitungs< | gparenden Ubertragung dex digitalen Informationen. Das Ver= : fahren ist gegeniiber Strspannungen am Eingang wahrend der gesamten Umsetzzelt enpfindlich, wenn Ustsra2 Vy2 LSB wird. Mit dex Bexeitstellung des DAC 32, einem universellen 12 pit- DAU, vom Kombinat Keramische Werke Hermsdorf bietet sich hiex fiir die wesentlichste Baugruppe eines 12 bit-DAU, der das Ver fahren der sukzessiven Approximation einsetzt, eine Realisie- Tung ae In folgenden soll ein Verfahren beschrieben werden, das eher gum Abschnitt 2.1. gehort, weil es sich um ein serielles Ver= fahren. handelt. Die Struktur dieses Wandlertyps hat aber sehr viel Abnlichkeit mit der sukzessiven Approximation. Die Logik wird durch einen Vorwairts-Rickwirts-Zbler ersetat. Uyo_- 1 Komparator . Takt- Zahlrichtungsumschaltung generator i : z, GR ; \ Sample~ Uy tt Ty impuls 1 Vorwarts~Riickwrts~Zahler 3 t i i? oe 4 feo ae + eo a a be 4 . ~ a rr 5 -. og bo Digital ~ Analog ~ Wandler (rz bit) i Bild 5; Folge- odex Tracking - ADU 47Ag Bild 5: Folge- oder Tracking - ADU Ux 1LSB Der Zahler wird vorwarts getaktet, d-h., die Ausgangsspannung des DAU UL steigt, bis UL > UL, wird, Der Komparator kippt um und der Zihler wird riickwarts gezahlt bis UL< UL ist. Die Anstiegsfahigkeit von U, wird durch die Hhe eines LSB und die Taktfrequenz bestimmt. Ohne weiteren Steuermechanis= mus folgt U, dex Eingangsspannung. Um ein stehendes Bitmuster zu gewinnen, werden die Zahlerausgange liber Gatter und einen Sampleimpuls: abgefragt. Es besteht aber auch die Mglichkeit, liber eine Sample & Hold~Schal tung UL abzufragen und zu speichern. . Um zu verhindern, da8 bei konstanter Hingangsspannung das LSB standig zwischen L und A wechselt, gibt es zwei Mglichkeiten. Entwder man versieht den Komparator mit einer Schalthysterese von = 172 LSB, odex es wird ein DA-Wandler verwendet, der eine um 1 Bit nonere Auflosung besitzt als digitale Ausgange her~ ausgefiihrt sinde .Bin besonders schnelles Umsetzverfahren wird mit Parallelwand- lern realisier. Sie werden auch als Flash~Converter bezeich=: : nets Uret ~ Abtastimpuls TfL R ol > & Ux t Ls8 nel es +- | digitale Ausgange 5 rs) = om UR me so & rt a : t 3 LMsB ic is . Set? [ae | * * . a * wu ae ze]. o N nd NY NN NZ Bild 6: Blockschaltbild eines Parallelumsetzers [Af20 Damit werden Unsetzraten bis 100 MHz und Aufldsungen bis 9 bit (= 512 Amp1itudenstafen), realisiert. Diese Wandler sind prektisch nur monolithisch oder hybrid Zu verwirklichen, da die exforderliche Bauelementezahl sehr grok ist. Fiir einen Wandler mit m bit sind 2 _ 4 Referenzelemente und, Kompara-. toren erforderlich. Ein 8 bit ADU hat 255 Komparatoren. Die Referenzspannung wird mittels Teilerkette von 20 - 4 Widex- standen so geteiit, da& die entstehenden Referenzwerte den einzelnen Stufenhohen der, Kennlinie entsprechen. Werden iden= tische Widexstande in aks Hecke verwendet, so ensteht eine lineare Kennlinie. MLE: unterschiedlichen Dimensionierungen fiix die Widerstande ist jede Art von nichtlinearer Kennlinie moglich. Das Eingangssignal wird tiber den Trennverstarker, an dessen Stelle auch eine Abtastschaltung verwendet werden kann, ,an die anderen EHingange aller Komparatoren gelegt. Bei jeder Umsetzung liegen die. Ausginge der Komparatoren K, bis K, auf H und die Ausgange dex restlichen Komparatoren K, +4 bis Kn -4 auf L. Im Bild 6 nach ./41/ wird die ABER SHINE digital mit den 2 4 Gattern realisiert. \ Nach einer Zwischenspe icherung wird in der Dekodierlogile das Digitalwort mit m bit gebildet. Da die Verzgerungszeiten der _ vier Baugruppen, Komparatoren, Gatter, Zwischenspeicher und Dekodierlogik sehr klein gehalten werden knnen, werden diese hohen Unse tzraten gaucucnt. Diese Wandlex bendtigen bis auf die Abtastung keine Steuerung. D.h,, bei einex Anderung von Us schalten die Komparatoren automatisch auf den neven Wert. Es ist auch mglich, die Abtastung und Zwischenspeicherung nach der Dekodierlagik anguerdnenef Das verringert die exforderliche Bauelementezahl erheblich. Das trifft auch zu, wenn eingangsseitig eine Abtastschal tung fiz U_, verwendet witd. 3. KENNGROGEN und FEHLER bei AD-und DA- WANDLERN ~ Bevyor die Darstellung des C 520 D erfolgt, erscheint es sinn= ~ voll, die wesentlichen Parameterdefinitionen von AD- und Da- Wandlern zu exldutern, da es erfahrungsgemi8 Unklarheiten bei ainigen Kennwerten gibt und einige sowohl auf AD- als auch auf DA-Wandler zutreffen. Umfangreiche Darstellungen sind in /7/ und /8/ enthalten, wobei das IkC-Dokument /7/ die in Zu- kunft international iibliche peatiaciie dex Definitionen und Formelzeichen enthilt, die sich fur die wesentlichen Kennwerte kaum dndern werden, obwohl @as Dokument noch zur Diskussion steht. Die verwendeten Kurgzeichen fiir den C 520 D stimmen nicht in jedem Fall mit den in /7/ enthaltenen tiberein. 3.61. Auflosung Sie wird in bit bzw, fiir dekadische Wandler in Digit angege= ben Bindrwandler: Bit | Stufenzshl Auflsung ( % vom Endwert ) 28 = 64 1,6 % a8. 266 0,39 % 40 | 2. 4024 ' 0,098 % a2 |2l = 4096 - 0,024 % 44 |e. 46384 64 ppm & 46 2 = 65536 45 ppm x ; : ai22 BCD--Wandler : Digit Stufenzehl -| Auflsung ( % vom Endwert ) 21/2 200 ; 0,5 % : a 4000 0451 % 31/2 2000 | 0,05 % A 10000, 0,01 % ate 20000 0,005 % ppm 2 Parts per million Zabelle 2: Stufenzahl und Aufldsung von Binudr~ und BCD~Wendlern , Die Auf 1sung fiir sich gesehen kann ein falsches Bild von der Giite des Wandlers vermitteln. Die Linearititsfehler sind hufig grfer als die Auflsung und sind unbedingt zu beriicke sichtigen. 5 Im Bild 7 ist die Uber tragungskennlinie eines idealen 3 bit ADU und im Bild 8 die Wandlerkennlinie eines idealen 3 bit DAU dargestellt. Die wesentlichen GrBen sind eingezeichnet. LSB : ( least significant bit), 1 LSB entspricht der analogen Auflsung und berechnet sich zu SR 4 LSB = FSRoy = PSR om n = Bitzahl des WandlersDigitalausgang Wt Hae ee ee ee 110 + ideale Gerade 1017 Stufen 1007 : | Ee | LT hhe | Ott _ ideal= 1458 ee has (Schrittweite) | 4 : | |reale Endwert o10+ fs e : | YA J A ! tL if: nomineller * 001+ | 9 oP | nomineller | Endwert a ies | Stufenwert 000 Lo a > _ FSpr__FSnom -valdlaclie Endwertbereich FSR pr __ a | Anologergang romineller Endwertbereich FSR nom | 3 i Quantisie rungsfehler KAAANAANS ad AEN NANA gener Quant. fenlar (+ LSB) nominelle A Analogeingang Stufenhhe & 14.2: tthextragun, gkennlinie und lantiycevigucrenian eines idealen 3 bit ADU 23 +% LSBFSR rom Wer Endwertbereich , _ FSnom (nomineller Ene wer) ; | ES abe, fo) \ (| FSpr (redler) praktischer Endwert , TT : \ analog a 6 Ausgang jdeale Gerade f is 8 pe 3 ; . we ? mS : Oo nominelle ot rao Stufenhdhen a POT ae SI. = 7LSB bei idealem 2 ' DAU a] (} Be 3 . ww a ~ a4 a | Bateson a . up ] 4): | 5| 9 $a / a f| | \ yo | | ora | | | ets } t : ooo O01 010 O11 100 = 101 110 111 Bild 8: Ubertragu skeanlieni i dealen u +a 3 bit ny ng @ eines idealen sae ep digitale Eingdinge MSB 3 nost significant bity, das Bit mit der hochsten Wertig- | keit ' < es : t; FSEnom FSR py +4 & x : 5 ' 41 MSB 2 LSD 3 ( least significant digit), dis Hinerstelle ( 40) einer Dezimalzahl 2 USD s ( moat significant atgit),, die hchstnextigste Dekade eines Dezimelzehi z.B. von 3920 MSD = 3 x 107 Dex Quenkisiexungsfehler ist jeden AD-Wendlex eigen und vetsigt % 1/2 ZSBe Dex Verleut wisd im Bild 7 gozoigk.Bin- odex Ausganesspannungsbereich (FSR) Die Erklarung der GrBen FS, ( full scale ) Endwert, FSR ( full scale range ) mit der Unterscheidung nominell und praktisch geht aus Bild 7 und 8 hervor. FS kennzeichnet den Endwert dex Ein- oder Ausgangsspannung und FSR den Bin- oder Ausgangsspannungsbereich. FS(R) py den unterscheiden sich um 1 ISB, Fir-einen idealen bindren DAU gilt : 2 | ; PER: + 4 C22 - 4) + Stufenhdhe FSR, og = 2" Stufenhdhe Rin einen ADU ist der Begriff Stufenhdhe durch Schrittweite zu ersetzen. Diese Bezeichnung gilt fiir unipolare Bin- odex Ausgangsspannungen. Fir Wandler mit bipolren Ein- coder Aus~ gingen ist der positive (FS, >). und der negative ( FS_). Endwert zu definieren. Fir nullsyume trischen Betrieb gilt: FS, FS. Im Bild 9 wird dex um Null symmetrische und unsymmetrische Betrieb mit dex Verschiebung der Kennlinie un V2 LSB gezeigt. 25Bild 9: Abgieichvarianten fir bipolare Hin- oder Auagangsspannungen aiitate Ausgange IT mn F5Rnom HoT | 101+ 7 [eps t00y-* CL ek Snam Le FSRor ol Analogeingang o! +010 Ee 7007 +000 a.) symmetrischer Betrieb um Null | diaitate Ausgange 1188 fae FSR Orr 71 I oo : i 7107 i i i 1017 2 t FSnom \ + Sram 100 E FS pr + opr iw ys Analegeinganrg eo +074 | wFSRic [oe E rj LJ oT 001 8 o ooo b) unsymmetrischer Betrieb, unt Null 263.06 Konmlinienfehier und Linearitt Im folgenden sollen die verschiedenen Fehlerar ten nihex erldutert werdene von Wandlern Monotonie : Sie keennzeichnet den Vrlent der Ausgangsspannung eines DA~Wandlers.\Monotonie verlangt, das mit steigender digitalex Eingangsbit-Kombination die Ausgangsspannung ansteigt. Jedes Absinken der Kennlinie ist ein Monotoniefehler.(Bild 70b). Ein Wandler mit einem Linearitd tfhler von + 1/2 LSB ist gwangsldufig. mono ton. b Bild 10: Monotonierfehler und fehlende Kodond2 tkosbisinionen bet AD und DAU dig. : . | Ausgang 7 ee 111 pe Z, . 110 7 v DAU alt Se eclatt real > 00+ - Pp : ideal A fehlende _onrT- Kodekomb, Le _oott eA ideal ' Monotoniefhler 000 fee \ J ee + OOO G01 O70 On 700 101 110 TT a) Analegeing dig. Ein Ener a7af Fehlkodes : Sie kennzeichnen das Verhalten eines AD-Wand ers y bei dem mit dex Erhohung der Eingangsspannung bestimmte Kode-: kombinationen tibersprungen werden. Dieser Fehler kann z.Be beim Uber oder Unterschreitien von Temperaturwerten auftreten und bei normaler Raumtemperatur nicht nachweisbax sein. ( Bild 10.2) Sie entsprechen Monoteniefehlern bei DA-Wandlemn. dig. Zs Ausg. ~ Analog- 111 4 Sel Tausgang w+. ADU 110 T T DAU :t- ideal ef Lin. fehler am ja reale[ sly sp] | Punkt 011 = 100.+ . aA eo Te +1% L518 co ee olit r = ake. - Lins fehler ieR rT, am Ubergang l {O11 100 = 1% LSB: > AGS gt tera OO1T rg | i 000 4] FSpr v7 = 000 001.010 Off 100 ior 110 11 _' a i Aralogeing _ di Eing. b) g- eing Bild 11: Linearitatsfehler yon abgeglichency 28 4D und Dsl Linearitat t Bie kennteichnet die Abwe ichung dex Bae Wandler= kennlinie von der idealen. Bild 11 a und 11D zeigen entsprechen- de EKennlinienverlaufe fiir abgeglichene 3 bit ADU und DAU. Die . Angabe erfolgt in der Rege] in x LSB cder in x % von FS (x % _ vom Endwert). Dabei ist zu beachten, daB n=bit Wandler mit einem Linearittsfehler von > + 7/2. 1sB Monotoniefehler suf- weisen konnen und genaugenommen keine n-bit sondern nur (a ~ 4) eder ( n= 2) bit-Wandler sind. (Kurazzeichen fiir Linearitts- fehler laut IC = Ey error lineavity) ; AoHifferentielle Nichtlinearitat :- Kurzzeichen laut THO fiz den differentiellen Nichtlinearittsfebler = Ep ). Damit wind, das Ubergangsverhalten der Kennlinie von dex Stufa m>m+ baw. m-m 1 beschrieben. E) = zeale Stufenhhe (Schrittweite) - 1 LSB | FSRaon * Ep = reale Stufenhshe (Schrittwelte) ----= Die dazugehdrige Darstellung fir einen 3 bit ADU und DAU zeigt Bild 12 | Nd pun ogy. ucA AVATIeeUIT ~SUOTN BOLT STAUETesFIp Aop Suntpeqsas_ scl PITA - | dig. _ | bAusg. 11 > 107, ep ADU . 1d. 2 aes. 400 + ideal O11 4 : 010 oo1 + FSpr 000 ; + | Analog" ayn. | Artalogeing.. FSpr|_| Qusg. 2 : DAU 7L5B) | Wea: +E p> 3/4 LSB 7L5B 000 001 070 O11 100 101 110 111 b) dig. Eing.30 | Fir alle Wander, die mit einem internen DA-Wandler arbeiten, sind die Stellen um das. MSB, V2 MSB, Wyy MSB und Kombinationen der hchstwertigsten Stufen besonders kritisch hinsichtlich dieser Fehlerart. gDer Binsatz eines Wandlers erfodert in der Regel die Koorektur von zwei Fehlern : ~ Offset~ oder Nullpunktfehler E, ~ YVerstirkungs=-, Steilheits< adex Endwertfehlex Eg Ausgang digital analog (ADU) |. | -| (DAL) r Eg {DAU} F nxH =F Ee (ADU) a) unabgeglicher b) mit Offsetkorrektur c)mit Offset-und Endwertkorrektur Eo (DAU) digital (DAU) nx b c nix {ht Eing. 'e aut analog (ADU) Bild 13: Wirkung von Offset- uad Bndwer tebgleich bei AD- und DA-Wandlernrm ugabgeglichenen Zustand weist der Wandlex beide Fehler auf (a). Juerst exfolgt mit U; = 0 V oder.n x O an den Digi- taleingaingen die Nullpunktkorrektur (b) und danach dex End~ wertabgleich Cox ideal) , Da die Kennlinien in der Regel neben den beiden Fehler Eg und Eq einen Linearittsfehlex Ey, aufweisen, BeBe einen " Bauch " iibex dem gesamten, Kenn-= Linienbereich enn es zur Minimierung des gesamten Umsetz= fehlexs ginstig sein, den Abgleich zwar am Nullpunkt. aber nicht am Kenilinienende (FS) vorzunehmen. Im Bild 14 ist diesex Abgleich skizziert. Ausgang EL max lh~_ Abgleichounkt far , die Steilheit ideal| (+ Ev) Ex max ME FSpr|* Abgleichpurkt fur 1 ? i Lima die Stejlheit (+ EL) FS pr Eingang | Bild 44: Wandlera leich zur Minimierung des Linearitatsfehlers Ey, Statt eines rein positives Linearititsfehlers erhalt man aut diese/Weise einen positiven und negativen Fehleranteil. Diese Methode wird auch dann angewendet, wenn in einem ganz bestimm- | ten Kenniinienbereich prazise gemessen werden soll. aUnsetzzeit : Sie gibt an, wie lage dex, AD-Wendlex bendtigt, un eing vollstndige Me Bwer tumse tzung bis zur Ausgabe des . Digitalwortes vorzunehmen.: Fir Wandler mit sukzessiver Approxi= nation beginnt die Zeit mit der Yorderflanke des Startimpulses und endet mit der Riickflanke des Statussignals. Kir langsame ADU wird meistens die Umsetzrate in Messungen/sec. angegeben. Dabei ist nicht in jedem Fall Umsetzrate = 1 . Umsetzzeit ! da Wandler mit synchronisierter Auslosung der MeSwortumse taung Totzeiten aufweisen konnene Binschwingzeit ( i, = settling time) : Sie ist ein Ma8 fiir die Geschwindigkeit eines DAUmsetzers und gibt die Zeit ally die dex Wandler bentigt, um nach dem Anlegen einer digitalen Eingangsbitkombination den Strom- oder Spannungsausgang des Wandlers auf den neuen. Wert x + 1/2 * LSB einzustellen. | 3207: | : u | ts= Einschwingzeit i}: i i y o fof c . Jo z | > &ndwer i : wt j Fehlerband : a meist 0,5 LSB ert. eS ee | re | = ot | Ado oa a ft ~~ Slew rate gt des Ausgangs Au. /ae & | ne i Lta.) ty = interne Verzdgerungszeit 4 | a | a t _ |t, = Anderung der Eingangs bitkornbination (nxL-=nxH oder. LHHHHH= HCLLLL) 4Die Binschwingzeit kann fiir awei verschiedene Spriungsfunktionen sneenehe werden. ; + Anderung um den maximal niglichen Ausgengsbub, doe, Anderung, dex Digi taleingtinge von oxLavfinxHk = Anderung des Ausgangshubes um 1 LSB an der Stelle des MSE INH > HIDMILL ( USB - 1 ISB MSE) Die wet be Definition pAOrene in dex Regel etwas kiirzere Ein~ ; schwingzelien. Glitch + St3mateIn im dusgengssignal eines DAU, dio durch untexschiedliche Bin- und Ausschaltzeiten aeBe dei Stromquel Jenumschalter erzetgt werden. Je nachdem, welche dex, Beiden Zeiten langer cedex Kirzez ist, entstehen positive oder negative Stmadeln. , Z . ohne TP. ; mit TP Glitches ee Bila 16: Ausgengstzeppentuaktion eines DAU mit wha ehne GlitchesVerursachen diese Glitches Strungen in nachfolgenden Systemen, dann kann zB. der Ausgangs-OPV des Wandlers als Integratoz beschalfet werden, der die St6rungen eliminiert. : Temperaturverhalten : Der Temperaturkoeffizient (TK) wird. in der Regel fiir drei Kennwerte des Wandlezs angegeben ~ { vom Nullpunkt (Offset) in Piro oder in ppm/C T(E) - %%K vom Ehdwert (Verstarkung)'in ppm/C dezogen aut den Endwert T (Eq) ~- des Linearitatsfehlers TK (B,) in ppm/*c ! Bei Wandlern mit automatischer Nullpunktkorrektur (auto-zero) kann die Offsetdrift in den meisten Fallen vernachlissigt werden. Kodearten : {2 Low, H high Bindrkode : Nullpunkt :n x L Endwert 3: noxH Ausgangsspannung: unipolaz Komplementar-Binarkode: CB oder CBIN i Nullpunkt : nx H Endwert : oxL Ausgangsspannung + unipolar Offset-Bindrkode : OB oder OBIN- Ausgangsspannung bipolar 7 "al (entsprechend Bild 9 a)oder 9 b)) n x L liefert FSon n x H liefert TES pn_ Komplenentir-Offset-Bindxkode: OOB oder COBIN Ausgangsspannung : bipolar n x H liefert FS oy - n x L liefert +FS 5 Roll over Fehler ; Eine Angabe fiir AD-Umsetzer mit bipolaren - Bingangsspannungsbereichen. Fehler,.der beim Umpolen der Ein- gangsspannung in der Anzeige entsteht. Beispiel : abgeglichen bei U; = +1 3999 V umpolen ergibt U, = -1,999 V angezeigt werden ZeB. -1,997 V Roll over Fehler = 2 mv=2 LSB Be triebsspannungsun terdxtickung : SVR (-supply voltage ze- jection Je oF gue. SVR (dB) = 20 * 1g -~ | A FS, Diesex Kennwert wird auch hiufig als Empfindlichkeit gegen-~ tiber Be tuiebsspannungsiinderungen angegeben und lautet dann prozentuale Anderung von FS py pro 1 Prozent Se ED emNRE Mena SUE [ #4.2s,,/ sau, ] Gleichteaktunterdriickung : CMR ( common mode rejection ) A You CMR (4B) = 20 lg ; 4 Anzeige Bei AD-Wandlern werden beide Eingange kurzgeschlossen ( An- zeige = 0 ) und un Von gegeniiber Betriebsspannungsmasse ange- hoben odex abgesenkt, Die Anderung der Anzeige ist dex Bezugs- wert. Dabei ist au beachten, daB bei integrierenden ADU der Gleichtaktbereich durch die Betriebsspannung, den maximalen Hub am Integzationskondensatiox und den notwendigen Arbeitsbe- 35pereich dex Schalftung bestimmt ist. Deltey duzch die Fstlegung von Us und der externen Bauelemente kann Einflu& auf den zu- lissigen Gleichtakteingangsspannungabereich genommen werdens Am SchluB dev Begriffserliuterung sollen noch zwei oft aut~. tauchende. Bezeichnungen genannt werden. f Nichtlineare AD- und DA-Wandlexr Das sind Wandlex, nit speziellen gekriimmten odex etiickweise. linearen zusammengesetzten Kennlinien wie sie zB. in dex POM - Technik aux Digitalisierung von Sprachsignalen eingesetzt werden ( Kompanderkennlinien), um uber einen bastimnten Dy-- namikbereich ein etwa konstentes Signal-Reusch-Verhilinis \zu realisieren. uultiplizievende DA-Wendler + Diese DA-Umsetzex haben einen Referenzspannungseingang, dessen Troe. it weiten Grenzen varijert werden kanne Die dusgangs~ spannung exgibt sich zu. U5 = Uyse 8 C N= , engelegtes Diettetnont) ' Je nach Auslegung des Wandlers werden sie nach I~, 2 oder y-Quedrenten-Multiplikation unterschieden. Fir NF-Signale sind sie als digitel steuerkar Dampfungsateller einsetzbare4, ALLGEMEINE KENNZEICHNUNG des C 520D Der C 520 D des VEB Halbleiterwerk Frankfurt(Oder) ist. dez erste monolithische dnalog-Digital-Wendler, dex in der DDR gefertigt wird. In ibm sind alle wesentlichen Baugruppen eines Zwei-Flanken-Integrationsumsetzers enthalten. Er besitzt eine Auflosung von. 3 Digit, das entspricht 4000 Stufen. Der Wandler zeichnet sich durch einen hohen funktionellen Inte- grationsgrad, einen geringen Le istungsverbrauch bei nur einer Betriebsspannung, die TTLBedingungen geniigt, und vielseitige Einsatzmglichkeiten aus. Die Funktion des Dual-Slope-Verfahrens wurde im Abschnitt 2. bereits erldutert. Die dort genannten Yor- und Nachteile treffen natirlich auch auf den 520 D Ze ~- Strspannungsunterdriickung in Abhingigkeit von der Signalintegrationszeit + relative Unempfindlichkeit gegentiber Taktfrequenz= schwankungen, da nur Kurazeitstabilitat wahrend der AD-Wandlung zu fordern ist geringe Umsetzrate, die aber fiir meBRwertanzeigenda Systeme -ausreicht. Die Herstellung des C 520 Derfolgt mit einer T1~Technologies Diese Technologie eignet sich besonders fiir die Kombination von analogen und-digitalen Funktionselementen auf einem Chip und zur Realisierung leistungsarmer Banelemente. /9, 10/ atBer C 520 D ist ein LSI-Bavelement mit mehr als 1200 Funktions= elementen, die etwa zu 75 @ dem Digitalteil und zu 25 % dem Analogteil zuzucrdnn sind. Dez Wandler wurde speziell fiir me Swertanzeigende dysteme kon== gipiert, ist sber auch fiir meBwertverarbeitende Systeme 2.3. auf der Basis von Mikrorechnern geeignet, da er uber gemulti- plexte BCD-Ausginge verfiigt. Er ist fur den Einsatz in der BMSR-Technik unter prozefnahen Bedingungen auf Grund seiner Figenschaften geeignet. Mit wenigen externen Bauelemente ist es mglich, ein digital anzeigendes MeSgerit fiir einen Bereich aufzubauen, wenn als EingangsgrBe Standard~BMSR-Signale zur Verfiigung stehen. Er eignet sich als Ersatz von elektromechani- schen MeBwerken. D.h., die Przisionsmechanik kano durch wesent lich einfachere und billigere Montagetechnologien ersetzt wer- . dens Der C 520 D besitzt eine interne Referenzspannungs D2We Strom quelle und eine Taktversorgung. Dadurch wird der Einsatz des : Wendlers wasentlich erleichtert. Ex setzt eine Fingangsspan~ nung von U, = ~99 mV bis U, = +999 mV mit einer 4uflsung von 4.mV in dekaidenweise gemultiplexte BCD~Worte um. Sein Lineari- tatsfehler betragt maximal 0,1 % vom MeRwert + 1 Digit. Der Wandler verfiigt iiber eine automatische Polaritats und therlauferkennung. Es erfolgt eine entsprechende dngeabe von Sonderzeichen, um diese.Zustnde nach aufen zu Signalisieren. Fir die Mefwertverarbeitung ist besondezs die Wahl ewischen drei verschiedenen Betriebserten -von Interesse, -~ jlangsame Wiederholirate = schnelle Wiederholrate - Hold-Betrieb (digitale Speicherung)Im Hold-Betrieb wird der suletzt aufgenommene Mefwert ge= speichert und stndig ausgegeben. Die Versorgung des Schalt~ kreises erfolgt mit einer Betriebsspannung von Us =+t5V+10% und paBt damit zu TTL-Systemen c Us =+5V+45% de Sein Leistungsverbrauch ist gering. Die externe Baus lenenite= ' gahl wird besondexs gering, wenn ein Umsetzer mit dreistelliger LED-Anzeige mit gemeingemer Anode verwendet wird. 5. FUNKTIONSWEISE DES C520D | Der Wandler arbeitet nach dem Prinzip der Zwei~Fianken-Inte~ gration. Nach der Herstellung des Ausgangszustandes des Systems wird wibrend einer festen MeSizeit t4 das zu messende Eingangs= gignal aufintegriert. Diese Zeit ist in der Regel durch den Zahblumfang des internen Zahlers und die Taktfrequenz fy feat- gelegt. In dex zweiten Phase wird die aufgeladene Integratvions- kapazitit durch einen Referenzstrom entgegengesetzt der Polari~ tat bis zum Erreichen des Referenzpegels am Komparator entladen, Die dazu erforderliche Zeit ist proportional zum Eingangssignal. Da beide Phasen durch die gleiche Taktfrequenz ausgezihit werden, verbleiben nur die Schwankungen innerhalb des gesanten Me Buy klus als Fehler im Gegensatg zu den SpannungsZeit-Umsetzern nach dem Sigezahnverfahren, bei denen der Absclutwert der Taktfre= quenz die Genauigkeit der Wandlung beeinfluBt. Um eine Bruom= spannungsunterdriickung fiir 50 Hz gu realisierea, werden bei integrierenden AD-Wandlem der Zihlerumfang und die Taktfre- quenz so gewihlt, daB die Integrationszeit fiir die Eingangs= Spannung na x 20 ms betragt und damit genau eine baw. n tber-abuvbsny 49g Lae A (90) (SL) (2) (2 eo 9 _ Te(s) o.oo Dae uainy}s ; ripotiae eat | wp He}279N -sSuvisnp| ~ PONN2S0 do6_puvg adunbsno : ~ xa Ayy (So wane Jaxayd oo -s6uv6sny|~ mw] i . 49/402 : (9)o (aL)9 (zd 446) $e) p4osqainjag . aN a look Id sn -J lagerte 50 Hz-Schwingungen erfaBt werden. Bein C 520 D wird das Bingengssignal etwa uber 4 ms. aufintegriert. Damit hat das Bauelement verfahrenstechnisch keine Biinedpucie nungsunterdriickung. Das BlockscHaltbild dea c: 520 D Sot in Bild 17> enthelten.. Ex besteht in wesentlichen aus folgenden Baugruppen 15 20 Be de | Be Ge Ve &. 9. Spannungs-Strom-Wandler - Komparator Band-gap-Referenzquelle Ringoszillator Teilerkette Zahler mit- Zusatzlogik Kontroli- und Steuerlogik Multiplexer . Digitalausginge 442 Sele Dex SpannungsStrom-Wandler Dis an den Eingangen pin 10 und 11 angelegte Spannung wird in dieser Stufe in einen Strom umgesetzt, mit dem der em pin 12 angeschlossene Integrationskondensator Cy in der 1. Fhase dex AD-Wandlung aufgeladen wird. Dieser Wandler besteht im wesentlichen aus einem Differenzverstirker mit einer Darling= ton-Eingangsstufe und vorgeschaltetem Substrat~Transistor Zur Minimierung der Bingangsstrone. Die Speisung des Differenz- verstarkers erfolgt liber eine Reihe von Stromquellen. An dem Differenzverstrker erfolgt der Nullpunktabgleich des Wand- lers entsprechend einen Offsetabgleich eines OPVs iiber die pins 8 und 9. Durch zusitzlich eingespeiste Strome in die beiden Zweige des Differenzverstyrkers wird er eingangssei- tig abgeglichen bzw. um einen gewiinschten Betrag im Nullpuokt verschoben. Dis beiden Hingange des C 520 y sind durch in=- terne SchutzmaBnahmen bis + 13 V, _ bezogen auf Betriebs- spannungsmasse pin 7 geschiitzt. Sece Komparator | Der Ladezustand der Integrationskapazitat wird nit dem Kom- -pazator ausgewertet. Er schaltet beim Erreichen seiner Schwell- spannung, die etwa bei U, - Upp ( 4,3 V) liegt, um und star- tet bzw. stoppt iiber Schalttransistoren die Taktung der Zahl~ kette, jo nachdem welche Phase der D-Wandlung abgearbeitet wird, Der Komparator gehrt zum Analogteil des C 520 D. Seine Ausgangspegel petragen fiir low % 50 mV, fiir high660 mV und sind damit T?t-eerecht. Zwischen Komparator und logikteil sind keine Anpafatufen exfonderiicheSede Band-gap-Referenzquelle In dex Bipolartechnik werden als Referenzelemente in zunehmen- dem Mage Bend-gep-Quellen zur Bereitstellung von Referenz- pegeln, wie zB. im B 260 D, C 520 D eingesetzt. Fix separate Spannungsreferenzen mit niederschmigem Ausgang finden sie ebene so Verwendung: wie als Referenzspannung in programmierbaren oder Festspannungsreglern. Das Temperaturverbalten der Refe- renzspannung wird im-wesentlichen durch das Emitterflachen= yerbiltnis zweier Transistoren und durch das darauf angepaBte Verhaltnis zweier Widerstande bestimmt. Theoretisch kann der der Referenzspannung durch die exakte Anpassung des Flichen- , verhiltnisses der Transistoren und des Widerstandsverbltnisses zu Null gemacht werden. Bedingt durch technologische Unsicher- heiten und Parameterschwenkungen kann ohne Abgleich dex Wider= stinde dieses angepaite Verhaltnis keun erreicht werden. Es bleibt ein TK von bis zu + 100 ppm/*c fiir unabgeglichene Band-gap-Quellen. Besteht die Mglichkeit, Widerstinde auf dem Chip abzugleichen, kann das Widerstandverhiltnis auf das Flichenverhaltnis angepaBt werden und der TK bis auf etwa AO ppm/C gesenkt werden. Hine Abgleichmdglichkeit besteht bei diffundierten Widerstanden nur bedingt. Im C 520 D wird mit einer unabgeglichenen Band-gap-Quelle ein Referenzstrom erzeugt, der in der zweiten Phase der Wandlung die aufgeladene Integrationskapazitat entlidt, bis die Schwell- spannung des Komparators erreioht wird. Mit dex am pin 43 an= gesachlossenen Endwertpotentiometer P 2 wird direkt das Wider~ standsverhilinis der Band-gap-Referenz beeinf lust und damit auch die Hhe des Referenzatromese 43A4 a Dadurch kann die Wandlerkennlinie in ihrer Steilheit varliert und dex Endwert CFS.) abgeglichen werden. Nachteilig daran ist, da8 mit dem Potentiomoter P 2 direkt in das den T beeinflussende Widerstandsverhdltnis einge- - griften wird, D.h., dex Endwertabgleich des C 520 D beeinflube auch dessen Temperaturverhalten. Im Bild 18 ist ausschnitts weise die Referenzquelle mit dem Abgleichpin 13 gezeigt. J Bild 48: Sandagapsnetnend iy 72 X4as8.) mit Hncwer tebe leion tkZ Die temperaturstabile sSpannung Us Sewectned sich zu ULR nerve (2s Ry + Ry il Pe Ets 251 ~ 0,002) R, a Ano k = Boltzmann-Konstante ey : ; q - Elementarladung Der Term in der Klammer muB gegen O gehen, um in erstex Na=, herung den Temperatureinfius auf U, zu eleminieren, Die restlichen Funktionseinheiten ehoren zum Digital< und damit zum I*ImTeil des C520 D, wenn man von den Ausgangs= trensistoren der Digitaleausganga absieht.Set. Oszillator Br besteht aus einem 9-stufigen Ringoszillateor, dessen Takt -frequenz stark vom Injektorstrom der I*L-Gatter und damit yon den intermen Verzdgerungszeiten abhingt. Zwischen einzelnen Bauelementen sind Taktfrequenzschwankungen von 0,2 bis 1,3 MHz moglichs Da fur den Oszillater aber nur Kurzzeitsteabilitat fiix Zeiten bis zu'5 ms zu fordern ist und dss aisolubwess mat dn die Wiederholrate eingeht, erfiillt er alle Anforderungen. Alle anderen Takte werden aus der Oszillaterfrequenz abge- leitet, schwanken also ebenfalls in diesen -weiten Grenzen. Den einfachen Aufbeu des Oszillators zeigt Bild 19. T 10 dient pave Auskoppelung des Signals. T2- 73, 1 TS Te 17.78 i : ; Bild 19: 9-stufiger Ringoszillatox.46 Felt ts von 525. Teller gry Der Teiler ist aus {-Flip-Flops in I yr ~Technik aufgebaut. Jedes ?-Flip-Flop besteht aus sieben II-Gattern mit ein bis drei Kollektoren. Der gesamte Teiler besteht aus 19 Plip-Flopa, die aus der Taktfrequenz des Oszillators, die direkt den Me8= wertzahler ansteuert, 2usdtzlich die Tekte fiir die Multiplex- ierung und die zeitliche Steuerung dex Integrationszykien bereitstellt, Nach 12 baw. 13 Teilern erfolgt dex Abgriff fir den Multiplextekt und fiir die Steuertakte der Integrations zyklen in der schnellen Betriebsart. In den restlichen Teilerstufen erfolgt die Untersetzung fiir die langsame Betriebsart mit zwei bis sieben Messungen/sece. Gegeniiber der schnellen Wiederbolrate erfolgt fir die Me8wext sufnahme und -umsetzung eine Teilung um den Fektor 24. 5.6. Zbler mit Zusatzlogik Der Zahler ist als synebroner 31/2 -Dekadenzahler ausgelegte. Er ist aus D-Flip-Flops aufgebaut. Sein neximaler Zahlerstand betragt " 1999 ". Davon werden die letzten drei Dekaden zur Me Bwerterfassung und die Tausenderstelle (MSD) zur Analyse des Vorzeichens herengezogen. Nach jeder Messung und Ausgabe wird der gesamte Zahler zurlickgese t2t. Die Aufintegrationsphase des Bingangssignals wird vom Zdbler- stand Null bis zur 880 festgelegt. Daraus ergibt sich eine. 880 Tekie > %, > 880 Takte 0,2 Mz 1,3 MHz ote ms > ty > 047 mBDie nachfolgenden 20 Takte werden fiir Umschaltvorgange ver= wende ft. | Der negative MeSbereich von ~1 mV bis -99 nV wird mit dem : Zihlerstand 901 bis 999 kodiert. Die 901 entspricht den -99 mVe Eine zusatzliche Negation und Komplementbildung, die von Vorzeichen - dex Tausendstelle ~ gesteuert wird, wird fiir den Zihlerstand 901 bis 999 aktiviert und realisiert die Umkodierung. Mit dem Ubergang von der 999 zur 1000 wird das negative Vor - geichen gelscht, so des die Umkodierung ausgeschaltet wird. Der positive WeBbereich wird durch den Zaihlerstand 1000 bis 1999 entsprechend 000 mV bis 999 mV ausgegeben. In der Zusatz= logik ist. keine Unterdriickung der fiihrenden Nullen enthalten. Mit dem Erreichen des Wertes 2000 wird ein Zusatz Flip-Flop gesetzt und die Ausgabe des positiven Uberlaufs in allen drei Dekaden durch die Digitalkombination HIHH 11 angezeigt. Das negative Vorzeichen wird durch die Kombination HIAL #710 4m MSD, der Hunderterstelle, ausgegeben. Gewonnen wird das negative Vorzeichen aus der im Zahler in der dritten Dekade. stehenden 9. Fir Eingangsspannungen < -99 mV wird die 10 in allen drei Digits suscegeben. Schaltungstechnisch wird die Sonderze ichenausgabe durch etwa 35 T*L-Gatter gelost. Bove Kontroll- und Stauerlozik Die Logik realisiert die Bereitstellung von Steuersignalen je nach Ziblerstand, die die Phasen der AD-Wandlung steuern, wie ZR. das Umschalten auf die Entladung durch den Referenz= strom. Weiterhin wird in dieser Baugruppe die Umschaltung dex drei Betriebsarten gelst. Im Bild 34 wird die TTL-gerechte Jnsteuerung am Fin 6 und ein Teil der sich daran anschlieSen~ Gen Schaltung gezeigt. Die Transistoren T 2 und fT 3 greifen mit : 47ihren Kollektoren direkt in die Teilerkette ein und schalten dert die Wiederholrate um bzw. den Wandler in den Holdbetrieh. Ug = O vee 0,4 Vi T 2 und T 3 sind gesperrt. Der. Teilerketton- . ausgeng des 18. Flip-Flops steuert die Wiederholrate des AD Wend lexs; Er fibrt zwei bis sieben Messungen/sec. BUS 6 23:20:72 und 13 sind durchgesteuert. Der Takt fir tis Wiederholrate der Messung wird bereits nach dem 12. bzw. 143. Flip-Flop der Kettie abgenommen, Er fiihrt 48 bis 168 ; Messungen/sec. durch. 0,8 . S Ue m4, 16 Vi 1 2 ist offen und 1.3 gesperrt. Dieser Zustem incu eet die weitere Auslsung von Messungen. Deho, dex letzte Meavert bleibt im Zhler stehen und wird mit dem Multiplextakt, der von der +g imei aan nicht beriibrt 3 mizd, standig ausgegeben. 5.8. Multiplexer Fir die a des Zahlerstandes wird ein Multiplexer ver~ wendet, der nacheinander die drei BCD-Worte an die Ausgangs~ stufen legt. Der Multiplexbetrieb hat folgende Vorteile. - Statt 3 x 4 = 12 Ausgdnge werden nur 4 +3 = 7 Ausgainge bendtigt, so da8 sich die Zahl der Anschliis= se reduziert. = Der leistungsverbrauch des Bavelementes sinkt und das Temperaturverhalten yerbessert siche - Da die Anzeigen im Multiplexbetrieb angesteuert, werden, sinkt deren Stromverbrauch. ~ Es wird nur ein BCD= zu 7-Segment-Dekoder bendtigt. Die Schaltung erfordert dafiiz zusitzlich drei Digittreiber- transistoren. Der Multiplexer verwendet die um den Fektor : ai2 und 213 heruntergeteilte OszillatorfrequenzeDie Multiplexausgabe ist so ausgelegt, daf der Wandler im Betrieb mit der hohen Umsetzrate jeden MeBwert genau einmal zur Anzeige bringt. Durch die Untersetzung der Me Bwer taufnahme im lengsamen Betrieb ergibt sich, dak jeder umgewandelte MeB< wert 24 Mal ausgegeben wird. Der Multiplexer besteht aus 9 T*LGattern mit 1 bis 4 Kollektoren, . In Bild 30 ist das Ape Madaccenncdee Mut hiplextexene enthalten. 5690 Ausgangsstufen_ Die Innenschaltung der digitalen Ausgdnge ,zeigt Bild 20. Die BCD-Ausgainge sind reine open-Kollektor-Stufen. Die Digit- Aus@ange haben zur Strombegrenzung einen internen 1 kOhn- Schutzwiderstand. Die Transistoren- gehoren nicht zum I*t~ Teil, Die Bereitstellung dex -internen, Be triebsapennung erfolgt libexz 74 bis T4 (Ug = Upp) Die Ausgangstransistoren werden liber die wiiidies 7.6 und T 16 his T 18 versorgt. Die Fiihrung der Strombinke wird iiber die Transistoren T 5/ T 40 bawe 1 15/ T 19 realisiert. Mit einem low-Signal am Ausgang . dex Multiplexierung werden die Strdme der Strombanktransisteoren gegen Masse abgeleitet, so da&S die Ausgangstransistoren ge- sperrt werden ( VoRsat <Upp ). Bei gesperrten Ausgangstransi< storen der Multiplexierung werden, die Steuerstrome der Strom= banke von den Ausgangstransistoren ibernommen, die dann durch- gesteuert werden ( Ausgang = low). Die BCD~Ausgangstransisto~ zen werden bei Tox, = 126 mA ( 1 TTL-Last) auf die Einhaltung von Ups, = 0,4 V gemessen. Fur adie BCD- und Mul tip lxausginge werden gleiche Ausgangsstruk tuxen verwendet. * 4930 lL Multiplexierung der BCD-Worte p/njprtorsereig Multiplexierung \der Digitausgange Bild 20: Schal.tuns dex Digitalausgange6. KENNWERTE des C 520D Bild 21 zeigt die AnschluBbelegung des 146-poligen DIIrts- hiiuses und Tabelle 3 die dazngehtrige Erliuterung. 22,3 mm (max.) 6 675 #% #%13 72 21 ~70:~69 mm a a) = - es 3 A gs} OS ne E ol E io in ses EE La - Ld LO Lt a LL 1 2 6 FT 8 a . Ausfiihrliche Kennwerte sind in Raum far. Markierung /14/ und ./12/ enthaltene G.1. Anschlusbelegung AnschluB 1 BCD-Datenausgang Q, 2 BOD-Datenauegang Qa 3. NSD~Digitausgeng (mittleres Digit) 4 MSD-Digitausgang (hichstwertiges Digit) 5 LsD-Digitausgang (letztes Digit) ; 6 Hold-Geschwindigkeitsumschaltung 7 Hesse 8 Nullpunktabgleich 9 Nullpunktabgleich 10 Eingang "low " 11 Eingeng "high " 42 Integrationskondensator 13 Endwertabgleich 44 Betriebsspannung Uy 15 BCD~Datenausg ang Q& 16 8cD~Datenausgang @& ffebelle 32 Anschlusbelegung des 520 D 5 rari 4%6-poliges Dil-Plastgehiuse odex =i 24010102016 . nach NGL 26 @13-52 Bece Grenzwerte Grenzwerte, die im Betrieb nicht unter~ baw. liberschritten werden diirfen weist folgende Tabelle aus. KenngrBe > Kurz- Kleinst- Gr8twert zeichen wert Betriebsspannung UT, 0 9 Spannung an ; Eingang "high" U4 ~15 +15 und " low Ua 15 +15 Spannung an den BCD-Kode-und Up 0 ? DigitAusgangen Spannung fur Be- riebsartenun~ Ug o ? ) schaltung Alle Spannungen sind auf Masse (pin 7 ) bezogen. Tabelle 4 : Grenzwerte des 520 DKenngro8e Symbol Hinheit Kleinst GroBimert wert Betriebsspannung , Thy Vv 4,5 53D Ungebungstemperatur 9, 9g: 0 70 Bingangsspannung gwischen den An= Daosa4 v . 0,099 0,999 schliissen 10 und 41 Spannung fir Ge- schwindigked taum | schal tung ie Us . Normal-Betrieb. . V 0 0,4' Hold-Be trieb v 0,8 4,6 High~speed-Betrieb Vv 342 5,5 ' Tebelle 5: Betriebsbedingungen des C 520 D Avgleichbedingungen: Nullpunktabgleich bei U, = Onv Endwentabgleich bei U, = 900 nV00S Ad = n= Ob, sued DOE-c4e tps a $ esuvss tysoosx-7: A fb = 9g 84 of ge thy, 4 oe xOp suEnzremotysysey = asunssny*4 taste " At 20 af afb o5 bee re Tap SsMpSUrMEWORAS SITETeTYy =o DO COE Leg 9fL a ofg= Tp tamoot = Tn ya TO, qop suyneworys 69 mz) Auo06 =" Las PAULO FEN ae Kans) A006 =""D ag Ont anton Arenpug sSunuueds amano = paste Mag ase) ] SS) Frmarine -saotsy 08 Aw .OOe Cay Aa 002 ia : dvr ne aA he n Sonqonrtpre, un A v'o n faotg =p gp aD 3 3UOTOTLD soe 0S Ao = eg = he souks 2 sny-eDox-c0 AzL =n am | T xep Sanumeds yu ofL =10, faots =tby -sauegsny~t j a3fqL F Aw 666-8'n Am 66- ATSTAL+L4O Sbf0 F ATSTGL-LO- Ao = Gg | axomgen ee antos 2nta ofce My] moa | - My Zep xeqyod AzL =n : ZL ofob pots = Mp yu Sy oureusneuor4sg Aion) 4aem qrou: ; ae -agorpy -d&yj| -4suptety negenSurpeagey | AreyuTa, Toads egorSunex tH S- 0952 = Spee o4.tomuuex eyosTz4 OTH 64 tomUaen SqOSTANSTA "902S 0 Sop eATemUNEy eNSSTIAANCTA % 9 STTOGEL a tL - 9 ayiicas, omen ae a sae D s Q | prow ymesqotzyeq ane BOL cel er A 6*S @n sA cf), Awesqott,eg STTEUyOS AG = thy -F > oan Iz e,ereSuntpaem, Z G 2 AS = thy ATeEQOTTA Og eTemzou Atos 9p pF > een IN, oecsSunt pum AS 2 th dz A r'0 Bn '0,04 " FO s64ToMpuy Ao = %p fam 006 = b'n} ayuda | PMT 58D Bh AG = they 0,04 = {* 80 92 Avo s Pn . sea yond now thy =m] gan | ae TION Sep HE web ag avy TOT Aey-WEOH OS qstq, Aue Supe ATM yoteTSqeaxundrimn| vu bby woryss3ueSuT gz 00S A ZL = 2p eSupssny~ATZtq ep AG = thy vd BO, ouTEUTNEMOTASASOW 45T6M cou 4Tom -sggrp | -dy | -4asuteTy usSunsuypeqgen Ayotura | toqug egousnuesx ts Te]56 6.5. Sonderzeichenausgabe Da das Bauelement iiber enne automatische Polaritits- und Uberlauferkennung vextiigt, sind fiir diese Zustinde Sonder- zeichen iiber die BCD=Ausginge nach au8en zu geben. In Tabelle 7 sing sie zusennengestellt und ihre Dekodierung durch den - D147 6 im 7-Segment-Kode angegeben. Funktion Sonderzeichen Dekodierung D 147 positives Vorzeichen keine Kennzeichnung . ft A a negatives Vorzeichen HiiIx 10 im MSD = IZ} cI 4 Lt} 1. ] | tibershreitung allen - negative Bereichs~ drei i ot ogi iiberschreitung HIL = 19 Digits et Tabelle 7 : Sondezzeichenausgebe ' Neben den in den Tabellen enthaltenen Daten sind beim Hinsatz des Wendlers einige Besonderheiten zu beriicksichtigen. Die Me8eingainge des C 520 D sind keine echten Differenzeingingee Die Komponenten Betriebsspannung, Eingangsspannung, maximaler Hub iiber dem Integrationskondensator und maximale Gleichtakt~ eingangsspannung sind in Grenzen gegeneinander, bezogen aut dis zu lsende Aufgabe, abzuwagen. Es kenn unter Umstinden sinnvoll sein, die Betriebsspannung an die obere miissige | Grenze zu legen, den Hub tiber dem Integrationskondensator bis an die Grenze dex gefoxderten Linearita$ und Aufloaung zu ver= kleinern,um einen maximalen Gleichtekthezeich fix den Wandlex zm realisierensMit der verbiltnismiBig kleinen Betriebsspannung von, Us 2 4,5 ces + 5,95 9 jst der maximal zulassige Gleich- taktbereich auf Upy = + 200 aV deschrankt. Die Bauelemente verarbeiten in der Regel Gleichtaktspannungen bis Upy = + 280 mV bei Ug = + 5 V obne erkennbare zusdtzliche Linearititsfehler, wenn der Wandler sowohl im Nulilpunkt als auch im Endwert new abgeglichen wird, Nutzt men bewuBt die Gleiohtaktgrenzen des 520 D, 89 ist Zu beachten, daB die Linearitat dann gwengslaufie an den Ringangsspannungsgrenzen verloren geht. Fiz die Temperaturme ssung werden diese Grenzen unter Umstdnden gar nicht erreicht. Die typische Gleichtektunter- driickung betrigt bei Us = O mV (EingangskurzschluB) etwa CMR (Typ) = 47 dB und etwa CMR (Typ) = 42 aB fiir Bingangssignale . von Uy = 900 mV. D.h., sich bis dis zulassigen Grenzen Hndernde Uny filhren 2u MeBfehlern, wahrend konstante Gleich~, takteingangsspannungen in den gulissigen Grenzen durch einen Abgleich des Wandlers keine erhhten MeBfehler verursachene 1 : ; \ Der Wandler weist eine ausgezeichnete Betriebsspannungs . unterdriickung aut. Dex. typische Wert wurde mit 75 dB fiir den Nullpunkt wld mit SVR = 69 dB fiir Ui = 900 mV ermittelt. Von wesentlichem Interesse fiir den Hinsatz des Wandlers ist der \Betriebsspannungsbereich, in dem er funktionstiichtig iste Getestet wurde die Funktion mit der Bihsatgechal tine mack Bild 27. Die Wandler sind im Bereich ( 3,8 V) 6 V = Us 2 7V funktisnsttichtig. Bis zu diesen Grenzen verschlechtert sich die Linearitat gegeniiber den Feblern bei Ug = +5 V kaum, wie Bild 22 zeigt. 5738 (E.) Fum | mv apo \ ; ' * Fun = F (Us) +1 -4-- -2- Bild 22: Linearitat in Abhingikeit von Us, ' Durch die hohe Betriebsspannungsunterdriickung ist ein Neu- abgleich bei sich dndernder Betriebsspannung bei fast keinem _Bauelement exforderlich. Die Stromaufnahme, bei U. = 5 V liegt bei typisch I, = 10 mA. Die Verlustleistung betrigt damit PL = 50 mW . Verglichen mit dex Stromaufnehue des D 147 und dex LED~Anzeigen ist sie sehr geringe , . |it A. el 13+ Is * f (Us) 4a+ mt 105 el { s+ { | > q e+ I I 4 t 4 t #0 5,0 6,0 7a ___ 3 : us Y Bild 23:Stromaufnahme in Abbiingigkeit von Us Tm Abschnitt 9. wird ein Ausblick auf eine stromarme BED zu 7-Segment-Dekoderreihe gegebens Dex Eingangsstrom des Wandlers flieSt nur, wenn der U/I~ Wandler an das MeSsystem geschaltet ist und das Eingangssignal aufintegriert wird. Die Integrationszeit betzigt 0,7 bis 4,4 ns ( type 1 ms). Wabrend dieser Zeit flieBt der Eingangsstrom von typisch 120 nA, bet einer Beschaltung des Nullpunktabgleiches mit einem 50 kOhm - Potentiometer. Der Widerstand gilachan den Anschiliissen 8 und 9 beeinfluSt den Hingangsstrom. Je niederohmiger R, +R, + P, gewdhlt wird, desto grger wird der Eingengsstrom. Die Abhingigkeit fiir drei Baueslemente zeigt Bild 24, | _ 5960 Ics 3 a 709 7 6007 500 + 400+ 300+ 2007 1007 % } ; l t bt U . 25 5 10 25 50 10. eset! Bild:24 Eingangsstrom in Abbingigkeit vom ~ Se. Nullpunkt-Fotenziome texGrBer als 100 kOhm sollte die Summe nicht gewhlt werden, da dann die Linearitat negativ peeing lust wird. Wie auch aus dem Bild zu ersehen ist, kann Ia, = Ty erheblich von Bauelement zu Bauelement.schwanken, Als obere Grenze bei einer Beschal tung mit 50 kOhm kann mind 480 eee 200 nA ge- rechnat wrdene halten des VWandlers. Wahrend der We Rwertausgabe isy der U/T-Wendlez abgeschaltet. Dann fliekt ein Reststrom von 100 pA. Die Me ssung und An-=- zeige seines eigenen Bingengsstromes kenn vom Wandler yorge- nommen' werden. Schaltet man zwischen die Eingdnge 10 und 14 einen 1 MOhm Widerstand. (ohne Bingangasignal) ergibt die Anzeige mit 4 mV. Aufldsung eine Anzeige des EHingangsstromes in nA. Zu beachten ist weiterhin, daB wie aus Bild 30 zu ersehen ist, die ile Buertausgabe nicht reihenfolgerichtig erfolgt, Nach dex Umsetzung wird erst das MSD. ( 40 ), dann das LSD ( 40 ) ane. denach das NSD a 407) eusgegeben. 6.5. Temperaturverhalten Neben dem zulissigen Umgebungstemperaturbereich von O bis 70C sind Nullpunkt- und Endwertdrift in Abhingigkeit von dex Temperatur entscheidend. Die Bilder 25 und 26 zeigen das Ver- TK (Np) ay 28 Av/K im Bereich von 0 bis 20C 6162 (Eo) AF (Np) LSB aF (Np) = f (ve) 1 5 -27 Bild 25: Nullpunxtdrift in Abhingigkeit von der Tenperatur (EW) 27 ppm/C bei Uz = 900 mV im Bexeich von QO bis 70C. (Ee) AF (EW) LSB 5 | mit oa 2 Sl a ~25 Bild 26: Endwertdrift in Abhingigkeit von der TemperaturDa det dex! Endwertdrift die Nullpunktvexrschiebung enthalten ist, nandelt es sich bei remperaturanderungen fast nur um eine Parallelverschiebung der Kennlinien. Die Differenz wie schen diesen peiden Werten ergibt die Steilheitanderung der Kennlinie, die sebr gering ist. Zu beachten ist z.Be, dai beim Einsatz in Handmetechnik, pei der die Betriebsspannung nur kurzzeitig our Messung eingeschaltet wird, das Bauelenent erst nach * 20 sec. ( 30 Saco ) temperaturma Big eingelaufen ist, dehe, die stabile Chiptemperatur erreicht wird. Wird der Wand~ ler nicht im abgeglichenen Zustand betrieben, kann sich der Temperaturverhalten des C 520 D verdndern, Daraus folet nicht unbedingt, daB es sich verschlechtert. Bedingt durch techno logische Schwenkungen kann das Temperaturverhalten durch einen Fehlabgleich unter Umstinden auch verbessert werden. a 6364 7. APPLIKATIVE HiNWEISE zum EINSATZ- des C 520D 1. Die Betriebsspannung ist mit einem Hlektrolytkondensator 2 50 pe und einem Scheibiacondepsster @ 47 nF nahe am. Schaltkreis gegen Masse abzublocken. 2. Bei der Betriebsspannungs und Masseftihrung ist daraut zu achten, daB die niederfrequenten Schal tvorgainge des ~ Anzeigeteils nicht die Analogeingdnge des Wandlers be- einflussen, Es diirfen keine Strome des Digitalteils iibez die Analogmasse fiieRen. 3. Da der C 520 D wegen der kurzen Integrationszeit des Eingangssignals keine Brunmspannungsunterdrickung auf- weist, ssllte im Bedarfsfall ein Tiefpalfilter fir den high - Eingang (11) vorgesehen werdene 4, Zur Erhhung dex Abgleichgenauigkeit sind als Abgleich= punkte folgende definierta Elngangsspannungen zu wahlen 0,5 mV, die Anzeige schwankt zwischen 000 und 004 und oy I ul 900,5 mV, die Anzeige schwanki zwischen 900 und 907, 5. Als Integrationskapazitat ist ein verlustarmer Wickel- kondensatoz und fiiz den Hinsatz innerhalb eines grSeren Temperaturbereiches Mit moglichst geringem TK zu verwendeny, da Kapazi tu tsanderungen einen gusktzlichen Linearltats= \ fehler verursachen knnen.! G. Fix den Abgleich des Wandlers im Nullpunkt und Endwert se i , sollten Dickschichtregler mit Spindelantrieb. verwendet \werden, da der Abgleichbereich in beiden Fallen sehr groB ist. Eine Hingrenzung durch zusitzliche Festwiderstande ist sinnvoll. 4 Die Summe der Widerstande zwischen Anschlug 8 und 9 sollte 50 kOhm betragen. Kleinere Widerstinde vergrfern den Ein- gangsstrom des Wandlers. 8.. Die BCD-Ausginge sind open-Kollektorstufen. Zur Hinhal tung der Schaltpegel fiir den D 147 C sind Widerstdnde ( 10 see 20 kOhm ) gegen +#U, vorzusehen. 9, Die Mul tiplexausgange sind open-Kollektorstufen mit intez= nem 1 kOhm-Schutzwiderstand, so da8 diese Ausginge nicht TTL-kompatibel sindo 10. Bein Einsatz des 6.520 D in meBwerterfassenden Systemen sind Schutzmainahmen en eine sichere Datenzwischenspei-= eherung vorzusehen, da\in den drei Multiplexsignalen Store nadeln (HLA) enthalten sind. Mit Verzdgerungsgliedern sind Stornadeln bis. zu eine Breite von etwa t= 3 us zu be- seitigen. In meSwertenzeigenden Systemen sind diese Schutz- mafnahmen nicht erforderlich, | 11, Fir mefwertanzeigende Systeme ist die langsame Betriebsart. . gu wihlen, da MeRwert&nderungen vom Auge besser verfolgt werden Konnene iB 6566 8. ANWENDUNGSEBEISPIELE fiir den C520 D Sei. Anzeig esystene Im Bild 27 wird die Standardschaltung fur Anzeigen mit ge-' meinsamer Anode gezeigt, In dieser Zusammenstellung ist eine minimale Bauelementezabl fiir den Aufbau erforderlich. Dis Widerstnde R, bis Rg garantieren die MI-gerechten Eingangs~ pegel fir den D 147 C. Ohne diese Widerstande stellt sich bei gesperrten Ausgengstransistoren ein Pegel im verbotenen Bereich ein, den dex Dekoder aber als high erkennt. Ry bis Rg sind zur 2usatzlichen Strombegrenzung fur die Digitausgange vor- gesehen.s Sie konnen entfallen, wenn die pnpTreibertransisto- ren mit hohm Basisstrom zu betreiben sind, um bei schlechtem B der Transistoren die geforderten Anzeigestrme zu schalten. Die Segmentstrme sind durch die Aufnahmefihigkeit des D 147 begrenzt. ( Nor, (max.) = 124 Inf 20 mA). Damit ergibt sich ein maximal zulassiger Anzeigestzom von 140 mA ohne Dezimalpunkt. Mit Bio bis Rg, werden die Segmentstrome festgelegt. Als Digit treider sind fiir kleinere Strme 2.3. KT 209 und fix hihere SF 116 bis 119 geeignet. In diesem Zusammenhang sei auf die im Ab= schnitt. 9 vorgestellte neue Dekoderreihe des VEB HFO verwiesen, bei. denen im Multiplexbetrieb bid zu Tor, = 30 mA/ Segment zu- gelassen sind. Als Anzeigen kommen VQB 71 oder VQE 24 in Frage, wobel die eine nicht bendtigte Ziffer der VQE 24 als Sonder- zeichen wie 7.B. als 4 (Grad) verwendet werden kann.{ ox L Betriebsart per een 6 o +____|# C,*330n g +}-j2 . 20K 104 8 Pifly Ra a R NP a 19 20k 13 22k P2 7 EW Bild 22: oft _____t4 ae oe ep OH til, liso. Re, the 3xKT20 y Re 3x SF 116 h 1k sce nae nl | paver EACH CH D 47D LIJLIJLI) 4 13 Ryo ] \ ~ A Ole au | 1 Raz "| (afc 3 Ray | Cc ec 15 Rt f Po D0 gf R Pale 16) | je , a Ry* Ret P, x= 50k 10]k | | 10k , Us=*5V Bingatzschaltung des C 520 D fiir Anzeigen mit gemoinsamer Anode 6768 Fir Anzeigesysteme ist die langsame Betriebsart zu empfehlen, da Me Swertnderungen besser verfolgt werden kdnnen. Im Bild 28 und 29 werden zwei Ans teuermglichkeiten fiir Anzeigen mit gemeinsamer Katode gezeigt. Ustt+5V T* SC3048 RV 2 1 15 16 4YL Ad, YGF 23 5 gis (vac 32) C520D NSD (10er) 3 MSD (100er + Ls ter TS Bild 28: C 520 D und Anzeigen mit Sonei nase? KasodeDain werden 2usdtzlich 9 pup-Transistoren fur die Segment~ ansteuerung bendtigt, deen Basisstrom mit den 7 x 5 kOhn begrenzt wird. Als Anzeigen kommen V@QC 32 oder VQ@E 23 in Frages Als Digittxeiber werden im Bild 28 pnp-Trensistoren Ta /2/3 dingesetzt. Das Katodenpotential Ky 57, ergibt sich aus dex Summe von Oye + Upp + Ip 1 kOhm und kann damit je ,nach B dex Transistoren T, bis T3 schwanken und zu Hellig- keitsunterschieden zwischen den drei Anzeigen fubrene | Bild 29 zeigt die Ansteuerung mit 2 npn-Transistoren, bei dex das -geneinseme: Katodenpotential nur Uop liber der Masse ' sa liegt und keine B-AbhangigkeLt aufweist. f A i ta Anzeige (gem. Kat.) K 1,2,3 T Tf @eSs216 o.a+ Bild 29: Ansteuerung von Anzeigen mit gemeinsamer Katode uker pparTzanasstoren 69(862% Multiplexsignale Im Bild 30 ist das Taktdiegremm dex Multiplexierung ent- halten.~Bedingt durch das Schaltverhelten des Multiplexers treten in den Multiplexsignalen Spikes (HLH) auf. Die Teueheesit pro Diglt betragt etwa 2,3 ms. Die Umsetzzeit ist etwa ebenso lang, so -daB sich fiir die Anzeigen ein Tast- verhilinis von 4: 1 ergibt. ; Hg : Strnadeln MSD on aoa LSD Po Pag = | z| NSD | | | | secon qT ve 2. a * T Eee ge Bild 0 Taktdiagramm der Multiplexierang > Die Stdrnadeln spielen bei MeSwertanzeigen keine Rolle. Fix Me Bwexrtspeicherungen sind sie zu unterdricken, da ansonsten Fehlspeicherungen auftre tens Die Darstellung und Messung dex Breite der Spikes ist schwierig, da die Wiederbolrate nur bei 100 Hz liegt una die Nadeln mex. 2 us breit sind. Fir die Unterdrickung wird ein R-C-Glied mit @ = 5 /3S verwendet. Bild 31 zelgt eine Schaltung zur Stornadelunterdriickung und Bereitstellung von .TTL-Pegeln, da die Multiplexausgnge des CG 520 D nicht T2L-kompatibel sind. 708.30 MeBwertspeicherung Us=5V 10k 51k: C5200 D1 a : : Ladeimpuls adi. sc) ae Ta RC 25s Bil a 342 Strnadelunterdriickung 7ur Erhohung des Schaltpegels von Ty wurde Dy eingeflgt. Mit dex RC-Kombination 510 Ohm und 10 nF wird fiir die Vor~, .derflanke eine Verzgerung realisiert, die die Spikes unter - drliickt. Mit dem Ladeimpuls nach dem Gatter kann die Zwischen~ _ speichazung in D 492 GO odex D195 erfolgen. Hine Schaltung zur Zwischenspeicherung in D 192/493 wird in Bild 32 gezeigt. Die Strnadelunterdmickung entspricht dex vom Bild 314 Mit dem Low-Zustand der Gattex werden die dasugehdtigen D 192/ 193 tiberspin 14 geladens Die vier UND-Gatter des D 108 D ent~ ' lasten die BCD-Ausginge des C 520 D, da die drei TTL-Ein- gange dex D 192 C paralleigeschaltet sind. 4Ug #5V at Yo 1 3 1 1920. X10% 10 Msp 7 Weg 2 15 et : + Diszce ae i vyaet , fe NSD Efi a is DIS2C Z2:10 EW & Synch. 0108 [Mwch Bild 32: Schaltung zur. strsicheren MeBwert-Zwischenspeicherungast YD Z76L O vid 0 abusn0)0}/61g "9 c6lL 0 nu i) abiazuy abijazs - asW Sanzeqotedg pun eStezuexougem 3 7E UITH sn+Wie aus dem Taktdiagramm dex Multiplexierung hervorgeht, wird das NSD ( 401 ) als letates ausgegeben. Das. zustzliche Gatter Gy stellt einen synchronenbaeie dar, mit dessen HA ' Flanke eine Me8wertiibernahme in externe Systeme miglich ist. Wird statt der D 192/193 ein D195 zur Speicherung verwendet, so sind die Ausgange der Gattex G, bis G. auf die Taktein- gange tT, der D195 zu geben und MC ist auf high zu legen. Ansonsten sind die Schaltingen identisch. ) Soll gleichzeitig eine MeSwertanzeige und Zwischenspeichee rung erfolgen, so wird die Multiplexierung der Anzeige wegen dex leistungsbilanz beibehalten. . . : Das Laden dex Zwischenspeichex bleibt wie im Bild 31. Die Gatter G, bis G, entlasten die <ausginge des C 520 Dy. da die vier Dateneingdnge der D192 und des D 147 O parallelgeschal-~ tet sind. Die MeRwertiibernatime (MW) kenn mit dex L/H-Flanke des NSD-Multiplexsignals erfolgen. | _*8.4. . Betriebsartenumschaltung / C520D | C5200 Bild 34:TTL-gerechte Betriebsumschaltung Im Bila 34 ist eine -TTL-kompatible Betriebsartenumschal tung dargestellt. Die Trensistoren 7, und T, des 520 D greifen direkt in die Teilerkette ein und stevern die Zahl der Mes~ sungen/sece Es ergeben sich folgende Unschaltmigliehkeiten flix die beiden Ansteuerungen nach a) und b) ~ ~ a) = Ug {Genchetie b) | Us [eres digpkeit digkeit H |<0,4 7 | lengsam H \1,2 Vi howd L \#1,2 V | bold i }U_~U- schnell i [Pa CB sos offen 41,2V lhold offenl1,2 V| hola Tabelle 8 : Geschwindigkeitsumschaltung nach Bild 34 . Die Anwendung ist 2.5. flim die Speicherung von Maxima odexr ~dinima von Interesse76 8.5. Vorzeichenausgabe - Die Unterscheidung des positiven und ngativen tberlaurs 4 kann leicht zu Verwechselungen fiihren. Im Bild 35 ist eine Moglichkeit gezeigt, wie das negative Vorzeichen und der ~ negative Uberlauf nur durch das Ieuchten des Segments g der Anzeigen besser #u erfassen sigd. An den BCD=Ausgangen wird durch die Gatter G4 bis G, eine 40-Erkennung realisiert. G3 geht am Ausgang aut iow und . sperxrt die Transistoren Ty und T, tn den Segmentleitungen d und 6. Der positive Uberlaut wird davon nicht bertihris : Us=+5V Ze Sis . | a, , iat ae, z] [8 204 fo) 7 e t te MSD lale aN, BME 4AM AM aM OM & Tsp M a bf el dl." el etl og | 5D Ry i C520) B B ; es r4 1H 2 | Be ; (2 D Peodovk d ' A | | to Ba * DGTC 10k - Minuszeichen 4 10 * HL HL # deg - durch Negation -HHHH Us nach Gatter 3 L Sperren von T1,t2. / en g leuchtet Bild 35: Ausgabe eines echten Mknuszeichens und des negativen Uberlaufs 1Wind die Untexscheidung gwisohen positivem und negativem trerlauf nicht bendtigt, konnen G, und G, entfallen. An G, werden nur B und D angeschiossen. Dex Ausgang von Gy geht dann bei 10 und 11 am Eingang auf low, Figt man au Ty und T noch 7 Bs in der seguentlei tung ce ein, dann werden die Seg= mnte c, d und e bei 40 und | gesperrt. Es leuchtet in beiden Fallen nur das Segment g- BeGo Erganzende Beugruppen : Mir einige Einsatzfalle reicht die Hmpfindlichkeit des C520 D mit 1 mV sicher nicht dus. Mit dem Bi-Fet-OPV B 081 D oder dem MAA 741 ist im Bild 36 ein Vorsatz-OFV gezelichent,, der in Elektzrometerschaltung arbeitet und damit einen beson- ders hohen Eingengswiderstand aufweist. +Us,q vy ng RISR2 D1. al : 3* RIN R2 pene (11) Uo ZuUrTT C5200 Wo) OPV: MAA. 741 , Bos? _-Use | Bild 36: Hochohmiger OPV-Vorsatz 77B Mit R, = 10 kOhm, Ry = 90. kOhm und R, = 9 kOhm wird ein Vi, = 10 realisiert, so da8 zusammen mit dem C 520 D eine Auf- lsung von 0,1, mV erreicht wird. Die Dioden D, und. D., stellen eine Schutzschal tung gegen aoe sitive und negative Uberspannungen dar. Die Einstellung von Va =.10 erfordert keine iibermi Bige Genauigkeit, da der . C 520 D sowohl den Nullpunkt- als auch den Verstrkungsfehler korrigieren kann. Beim Austausch des B 087 D gegen den MAA 741, die pinkompatibel sind, ist die niederohmigere Offsetkompen- sation des MAA 741 zu beachten. Die Funktion beider OPVs ist auch bei kleinen Betriebsspannungen gewdhrleistet, so da& bei Up = 0,1 Voss 41,0 V mit UJ Si 5V gearbeitet werden kann. R es (11) , ui KL kK L a C520D i 226% 15 2 as oe Bild 37: Tiefpa8 zur Brummspannunterdriickung Bild 37 zeigt ein TMlefpa8filter, das zur Brummspdnnungs~ unterdriickung vor den High~Mingang 11 ) geschaltet werden kann. Mit Ry = 15 kOhm und C, = 2,2 jet ergibt sich eine . Dimpfung von etwa 40 dB flix 50 Hz, die fiir die meisten Falle @usreichend sein wird. Der Yorsatz-OPV kann zusitzlich als TiefpeB beschaltek wexdens _8.7.6 Standendsianale und_ ihre. _Anpassung an den 520 D In dex BMSR-Technik werden stendardsignale verwendet. Im folgenden wird die Anpassung das C 520 Dan diese Signale gezeigte ; Svandard= Br, (zwischen pin 10.und 11.) Signalbereiche ; O ve. 5 mh 200 Ohm O +0010 mA 400 Ohm ss Uz Ss = 1000 nV i. max O soe 20mA 50 Ohm O 20650 mA. 20 Ohm O 46.100 mA - 40 Ohm a fiir groBe Entfernungen Dseve 1: direkt @n pin 10 und 11-- O wee SV Teiler 5:1 O wee 10-7 ' Meiler 1031 Standerasignale s mit Offset Uy + 7 Ke max 1000 mV qt BR = = 4 2 | Be Bd. oes. 5 mA 4 mA 250 Ohm Zieas 10 mA 8 mA {25 Ohm 4ose 20 mh 16 mA 62,5 Ohm _Mabelle 9 = abenddntitiensiie ' = BMSR-Technik Bet den Stendardstromsignalen mit Offset ist dex Anfangswert , Ty aM kompensieren. Bild 38 zeigt die Anpaischal tung o 79PO dud Bild 38: Anpafschaltung an Stromsignale mit Offset Der Offsetwert wird durch die Spannung an Roy die von der 3 Stronqueiie I, erzetigt wird, kompensiert. Dabei ist zu be achten, da8 der zulissige, Gleichtaktbereich von + 200 mV tiberschritten wird ( Von = + 250 mV). Dehe, dem Anwender werden die Parameter des Wandlers nicht mehr garantiert. In Abschnitt 6 sind dazu nihere Erlduterungen enthalten,8.8. Temperaturmessung In dev BMSRTechnik treten die wichtigsten analogen Me BgxrdBen pel technischen Prozessen in folgender typischer Vexrteilung aut /13/ 6. "Me BgrBe le: antea2 | Kosten 4, Temperatur ni 50% 16 % 2. Durchflu8, Menge 20 % 22 % 3. Druck 15% | 16 % 4, Rillstand, Niveau! | 410 % 16 % Se stoffenalyse : 5% 30% | mebelle 10: Hautigkelt dex enalogen MeSgnfen bei tech- | pischen Prozessen 4us Tabelle 10 ist zu sehen, daB die, Temperaturmessung am haufigsten vorkommi . Unterteilt man die Temperaturmessung weiter, so kann man sichez davon ausgehen, daB ein wesent licher Anteil diesex Masanngen im Bereich von -50C scat 150C, liegt. : Die Bilder 39 bis 44 zeigen Temperaturmessungen und die An~ zeige mittels C 520 De Als Temperaturfiihler werden dex PT 400 vom VEB Thermome terwerk Geraberg und eine Basia-EmitterDiode verwendet. Es wird filschlichex Weise oft davon ausgegangen, dab dex Widerstand des PT 100 linear von, dex -Temperatur abhangt. Deshalb seien am dieser Stelle die Kennliniengleichungen an- geaebens ro were :82 max yp -200 44 < 0% R(AY) = 100 Ohn [4 + A o + B Proc ~100 cy J Pr 400: I. =3 mi, Ip 4 mA oo ey< 650C R GP = 100 Ohm 44a eB d 2) A = 3,908 1079/% B =-5,802 * 1077/%c* '. C 24,274 aor /er Abgleichpunkt : R ( 0 ).= 100 ohm Es ist zu sehen, da fiir gro8e Temperaturbereiche oder genaue Messungen die Fehleranteile durch B und paw. 2 una rth 3 be= # -@licksichtigt werden missen. B, = 75,802 4075 Ga Fo = ~4y,274- 4071. (49 .400c) 3 Bezieht man die Summe der Fehleranteile F, und By auf den linear von der Temperatur abhingigen Teil ( 0,3908 F); ergibt sich der prozentuale Gesamtfehler Fy, ('% ) Tebelle 11 zeigt die Fehleranteile in Abhingigkeit von der Temperatur. Es ist zu sehen, welche Linearitatfehier fiir verschiedene Tem peraturdifferenzen ghne gusitzliche Tinearisierung dex Fubler- kennlinie entistehen. RY) = 100 Ohm + 0,391 5,80 +4077 -F 24,07-4071% ch ~100s ) =r 3 .s oc yee ~20C 50C ~100C =150C . <=200C -0,006 0,023 -0,153 -0,665 -1,67 3,35 Fg CH) ce C.. 0,15 % 0530 % 0,78 % 4570 % 2,80 % 4,29 % R(p= 100 Ohm + 0,391, th = 5,80 * 107 be 4 ah | 0391 8 P, Fg CB) 40C 3,908 -0,0058.. 0,15 % 20 |. 7,816 0,0232 0,30 % 50 | 19,54 051454 0,74 % 400C | 39,08 0,5802 1448 % 450c | 58,62 153055 2523 % 200C - 98,16 2 43208 2,97 % 300c | 117,24 52218 445 B yo0o. | 156,32 9,2832 5,94 % 500. | 19544 44,505. 742 % g00c |. 234,48 - 20,8872 8,91 % Mebolle 11; Linearitdtefehler des PT 100 83Bild 39: Digitale Temperaturmeasung mit PT 100 . und 520 D : . Ure | Demultiplexer 7- Segm.- Anz. [ele Py Ebay oe ImVIK 7 J_____miaa bc 9 . BCD D PT100 se v-Fuhler [2 Ucm * 270 mV 0,39 RIK Auflsung: 1C Im Bild 39 wird ein PT 100 als Fiblez verwendet. Dex Binsatz erfolgt in einer Briickenschal tung, die von U..p gespeist wird e Die Widerstandsdnderung betragt 0,39 Ohm/K. Um 1 mV/K fiz den c 520 D zu-erhaliten, ist Ty 2,7 mA zu wahlen. Damit dex C 520 D.bei OC auch Om V anzeigt, ist der Offsetwert von 2,7 mA * 100 Ohm = 270 mV mit dem Referenzzweig ( Ry und 7100 Ohm) he kompensieren. Die Auflsung betragt 1 , Dabei ist zu be- achten, da8 der low-Kingang (10) des 520 D-um eine Gleich- takteingangsspannung von Voy = 270 nV angehoben wird. Cu = 200 mV lant aatsnbiate ). Die Bauelemente exbeiten fast alle bis Ugy = + 280 mV ohne Verlust en Linearitat. Der Linearitatsfehler steigt bei hheren Up, zuerst an den Hingangsspannungsgenzen. Fux positive Temperaturen und Auf- lsungen von 24C werden diese nicht erreicht. Es ist woiter= hin zu beachten, da8 UL... 50 e@ro8 gewahlt wird, daB der zu- siitzliche Linearitatsfehler, durch die Verxingerung des Refe~ renzstromes von 2,7 mA durch den PT 100 bei Temperaturer hhung die zuldssigen Grenzen nicht Ubersteigt. Tabelle 12 weist diesen Zusammenhang euse ~~r nob) Unee = FSV] Uyge= 415 V] Crop +5 V qy ; yo! Ty : 0% 400 ohm] 24 mA 257 mA 4 mA 400c 139 Ohm 2,64 mA 2568 mA 0,99 mA Strominderung : 60 ma 20 MA | 10 MA prozentuale Andexung ms, 3 252 % 0,74 % 1% Tabelle 12 : EinfluS dex Referenzspannung auf den Linearitits- fehler : \ i Mit kleinexer Referenzspannung steigt der Linearitdtefehler. Mit der Schaltung nach Bild 39 wird eine Auflsung von 1 mV/E und damit eine Anzeige in C erreicht. Dex Briickenabgleich erfordert keine grofe Genawigkeit, da der C 520 D sowohl den Nullpunkt als auch aie Steigung der Umsetzerkennlinie korre- gileren kanne 10mV]K C520D 0 4 Map 26 Auflsung: 0,1K J Bild 40: Digitale Temperatixanzeige fir - 9,9 C...+9,9 85Bild 40 zeigt den gleichen Rihler in einer Briickenschal tung mit einen gusatzlichen OPV, der als nichtinvertierender Dif< ferenzverstarker arbeitet. Mit der Schaltung wird eine Auf lsung von 0,1C erreicht. Bei einem Briickenstrom von 1 mA ensteht am PT 100 eine Anderung von 0,39 mV/K, die mit dem OPV bei Vp 26 auf 10 mV/K verstarkt wird. Dex Anzeigebe reich mit dem C 520 D von. ~9,9C bis 99,9C ist nur dann sinnvell, wenn eine verhiltnismifig hohe Referenzspannung, te eikdnase Bellokcensieeon. ind ln angepaBter Abgleich des ge~ samten Umsetzers erfolgt. Durch den kleineren Briickenstzom von 4 m4 gegeniiber 2,7 mA wird der Linearittsfehler der Briicke verringert, wie Tabelle 12 ausweist. Durch den, zwischen= geschalteten OPV entstehen keine Gleichtaktprobleme. Der Ab-. gleich des Me8systems fiir den Null- und Endwert erfolgt mit. dem c 520 D. Der Offsetabgleich des OPV sollte exfolgen, da er mit einem Vj von 26 arbeitet und damit das Temperaturver= halten verbessert wird. Einsetzbar sind der B 081 D eder der MAA 744, fiir die . Betriebsspannungen von + 5 V ausreichend sind, da mit maximalen Aussteuerungen von 100 mV bis + 1 V gearbeitet wird, Soll eine Temperaturmessung mit 0,1 Genauigkeit erfolgen, so wird hdufig das Eichproblem unterschitzt, da Eiswasser-nur in Meeresspiegelhihe 0G und siedendes Wasser die 100C eben~ falls nur in dieser Hohe aufweist. Um systemeigene Fehler einzueichen, ist es dabei oft sinnvoll Null= und Endwertab~ gleich an anderen Punkten dex Kennlinie vorzunehmen, um die . Fehler in einem bestimmten Kennlinienbereich zu mininierens Diese Temperaturen sind dann abex intt moglichst noch hherez " Genauigkelt zu messens. Spdteatens bier fehlen dann die ent= sprechenden Hichnormale. &Bild 44: Temperatur-Spannungs-Wendler mit BasisRmitter- Diode als Fibler yod einer Empfindlichkeit von 10 baw. 1 mV/"E Im Bild 41 wird ein Temperatur-SpannungsWandlex nit einer Basis-Bmitter-Diode als Wihler gezeigt. Der OFV, wird zur Referenzspaniungserzeugung von + 10.V eingesetzt. Als Refe- renzelement: wird eine 5,1 V-Z-Diode verwendet, deren Strom @ureh den 1,5 kOhm Widerstand bestimmt ist. Das Temperatur~ verhalten der Z-Diode wird sehr stark durch diesen Strom Deeinflu8t. a7869+ Mikrorechnerkopplung Der 6 520 D wurde speziell fiir meBwertanzeigende Systeme ent- wickelt. Die gemultiplexte Ausgabe der BCD-Worte bietet necht einfach die Mglichkeit, ProzeBdaten zi fassen und im Mikro- rechner zu verarbeiten. In /15/ und /16/ sind dazu zwei Lo- sungsmiglichkeiten beschrieben, die sowohl den AnschluB tiber eine PIO ( U 855 ) als auch das dazugehorige Programm ent halten * tok) NP 1O* 10k Ui T3\ 2.-ter 520D ; Br Bild 42: Mikxoxechnerkopplung des @ 520 D iiber FIO HHDex T% kann damit pesitiv, nepntiy edex in exgen Tetiperatur~ Dbereichen etwa zu O gemacht werden. Fix hhere Anforderungen in gr8eren Temperaturbersichen sind temperaturkompensierte. Referenzelemente des VEB WF Berlin, (zeBe SZY 23 ) zu verwen= den. Der Temperaturfiihler F wird von einer Stromgielle mL 400 ja gespeist. Mit D, in Reihe a ZD, wird eine Temperatur~ kempensation der Upp vou Ty realislert. Die Referenzspannung wird mit dem Teiler 10 kOhm/510 Ohm aut etwa 500 mV je nach - Hihler heruntergeteilt und ist dex Refexenzpegel fiir OPV Ex arbeitet als invertilerender Differenzverstirkex mit Vy = -D> um den TK der Upp von ~2 mV/K auf + 10 mV/K umzusetzene Wird der OPVrAusgeng direkt anf den C 520 D gegeben, ist eine Auflsung von 0,1C mglich. Fir kleine Memperatuxbexeiohe, wie zeB. fiir Korpertemperaturmessungen ist die Linearitt dex Wandlerkennlinie bei entaprechend prdzisem Abgleich fiir den Bereich ven 28C bis 45C sicher ausreichend. Fir grBere Temperaturbereiche ist dex, zweite Ausgang mit 1 mV/K und 41C Auflosung geeigneter. Auch fiir diese Schaltung reduziert sich | dex Abgleichaufwend auf den Offsetabgleich von OPV, und den Null- und Endwerteabgleich mit dem C 520 D. Auf eine sebr pri- vise Einstellung des Aebsvenspeeela fiix den; Hihler und die Verstarkung von Vy = -> kann verzichtet werden, da der ( Upp ) Um + 10 %, das entspricht -1,8 s+. ~252 mV/Ky, schwanken kann, Das Temperaturverhalien des Wandlers kann durch zu groBe Nullpinkt- oder Endwertkorrekturen innerhalb - Erokexer Renperatuxbereiche negativ beeinfluRt werdene |$0 Im Bild 42 ist eine weltere AnschluBvariante dargestellt, die beriicksichtigt, daB die Digit-Ausgange nicht TT-kompatibel sind. An Port A und an Port B kann jeweils ein 520 D ange~ schlossen werden. Mit CH und B/E exfolgt der Aufruf des ersten oder zweiten 520 D, Da die Hardware keine Strimpulsunter driickung enthalt, Fehlspeicherungen also mglich sind, ist dic softwaremiBig zu realisieren, wie es in /15/ und /16/ erfolgt. Da in beiden Ports eine Leitung ( Ags By ) nicht belegt ist, besteht die Mglichkeit, diese fiir die Umschaltung der Betriebs- art der beiden Wandler zu nutzen. Analog zu dem dargestellten fmschlu8 knnen auch Interface-IS der 82-er Reihe fiir die An~ passung an den Mikrorechnerbus verwendet werdeno9. DEKODERREIHE D345 bis 348 Die Dekodex D 146/147 haben den Nachteil eines velativ hohen Eigenstromverbrauchs, Mit der Entwicklung der T*Te Technik besteht die Mglichkeit, leistungsarme Digitalschalt- ~ kreise fiir Geachwindigkeiien bis zu 1 e+. 2 MHz perggize- stellen. Besanders fir tragbare Gerite ist der geringe Leistungsver- brauch dex Schaltkreise ein wesentliches Kedterium. Als Kon sequenz wurde die Entwicklung dex Dekoderreihe D 345/34/ 347/348 beschlossene Die Stromauinehme der Bauelenenite ist je nach Typ und eingestelltem Segmentstrem um mA (max. 15 b2ZWe 25 mA) - Die AnschluSbelegung entspricht der des D 147 C. Bine Sonderfunktion hat Anschius 3. Die vier Bauelemente unterscheiden sich in dex Dekodierung und der Gestaltung der Ausgdnge. Dex D 347 soll den D 147 ablisen. Alle Funktionen des D 147 wie Nullunterdriickung, Intensi- tatssteuerung sind bei den neuen Dekodern dguidivalent. Alle Dekoder haben Stromausginge, bendtigen also keine Widerstande - in den Segmentleitungen zur Strombegrenzung. D 345/347 : Fest eingestellte Konstentstromausginge Ip = Boos 413 mA, bei Ug = 5 V Fin 3 wird nicht belegt. Tg(tyPe) = 10 Ay wax, 20 mA $192 D 346/3482 Uber pin 3 sind die Segnentetrme mit einem Wideratand gegen + Uy instellbar. Statischer und Multiplexbetrieb : T, = 0 see 40 mA unter Beschtung der maximal zulissigen Vorbest~ leigtung je Ausgeng. I,(mex,) = 25 mA und I,(typ) = 8 mA bei Tp = 40 mA und Ug = 5425 Ve Es pesteht eine annahernd lineare Abbingigkeit der Segment- strm Ip vom Programmviderstend. Die Bauelemente D 345/346 und D 347/348 unterscheiden sich in ihver Dekodiexung der ' Pseudotetraden 10 bis 15 wie folgende Zabelle zeigts : 4. 2 328 US 6 4 8 9 10 14 42 13 44 15 ame s4SG TA suet Sra so C RTO ee aie S4S018S ~Euach Tabelle 13 : 7=-Sagment-Darstellung der nauen Dekoderreihe D 349 bis D 348 | Es ist zu sehen, da8 die D 347/348 fiir den 520 D durch die Ausgabe eines echten Minuszeichens (Segment g ) und des E als positiver Uberlauf. besser geeignet sind als der D 147 C. Fiz den Einsatz in der Mikrorechentechnik ist dex D 345/346 wegen der Ausgabe des Hexade zimalkodes besonders geaignete Dex Grengwext fir die Batriebsspannung betrigt Us = 7 Ve f49. TESTMOGLICHKEITEN von WANDLERN Die Line ari ta teme seung oo Wandlern nimmt in der Regel die meiste: zeit der Sosiniiat Priifzeit aller Parameter in Anspruch, wenn die komplette Kennlinie ibexpriift werden soll. | . DAU ; Es : K (Eo Eres ) Taktgene- Pristling rator ee eye + j pv i i Oszillogr. - Zahler + ee Referenz- x x-y- Schrer ee DAU Eref be Pir D/A-Wandler ist diese Uberpriifung relativ einfach, wie Bild 43 zigt. Der zu testende D/A-Wandler wird parallel zu einem Referenz-D/A-Wand ler angesteuert. Die Differenz der Ausgangsspennungen beider Wandler wird mit dem OPV gebildet und entspricht dem Linearittsfehler, da der Referenzwandler eine wesentlich hdhere Genavigkeit aufweist als der zu mes- sende. Die Pro tokellierung kann mit ejnem Digi telyol tme ter ( DVM ), Oszillografen oder. X- Y= Schreiber fiir die gesamte Kennlinie erfolgen. Die gezielte Fehlersuche: an definierten Stellen der Kennlinie ist wegen der z.T. hohen Auflsung der : Wandler mit dex Gesamtkennlinie nicht mglich, wenn die Dar- atellung zoBe nittels Oszillograf erfolgt. Dazu mus die Kenn= linie ausschnittaweise dergestellt werden. Der Zhler wird Zu diesem Zweck durch eine umfangreichere Steuerung ersetzt, in die eine Stent- und Stoppadzesse eingegeben werden kann7 My TMF 4texqotTBZow4asel, the Pita ( 27am 2442S - fassaspodojg "n_ 34036) BunsanuusG014 _ syss;umoukp x } (s1eoqgiez =x) AaqiaiyoG ~k-xX aqvGuapucy o 42351 Bassanajs ge [797435 . : , ( N-N) -5o0)youy i ~ SN uu? , , nva (PW-W)| = oR yO43QNS = nva - 49a) 4 - 9702161 ' . Zuasaley uUoiosiUoIyIUKSG = dort of r on : in fayoiadsuayyay : uasoyosoduoy ; 4a}s9/6a4 VT Bunnys ; - }4aM2U9I19 eT | -dayriads Sn}O}C s va 7038 4oyoiauaby yo) ye-l ~ 2y5 t ae 4 aqubule Av) dsipzsamMgaly - APMZUZI . = Avjdsipsuajyyay 94Zwischen diesen beiden Punkten wird die Kennlinie Schritt fiir Schritt dargestell und gestattet eine wesentlich pri- gisere Fehlersuche z.B. um dag MSB, wenn nur wenige Stufen daxgestellt werdon. Wegsentlich umfangreicher wird ein halb- oder vyollautomati- sohes System zur Linearitaitserfagsung mit der Vorgabe von Grenzwerten zur Gut-Schlecht oder Qualit tagruppenbestinmung yon AD-Wendlern. Die einfachste Methode besteht sicher darin, ein Referenz- DVM parallel zum Prifling mit der gleichen Eingangsspannung ansiis teuexn und tiber Bitmustervergleich oder Sichtkontrolle die Elassifizierung des Wandlers vorzunehmen. Bild 44 seigt eine Teststruktur unter Verwendung eines Refe- renz-DAU. Im Steuerregister wird beginnend mit der Start= adresse des Referenz-Digitalwort Niee orzeugt und mit dem DA~Wandler in, eine Analogspannung umgesetzt, die vom zu testenden AD-~Wandler in das Bitmuster No riickgewandelt wird. Der fektgenerator und die Synchronisation steuern des Welter schalten des Steuerregistera und die zeitwerzgerte MeSwert umse tung des ADU (Start). Das.Digitalwort Ny wird geschlossen oder gowlutipiex naab beendeter Umsetzung in das Speicherregister ubernommen. Durch die Subtraktion wird der Linearitatsfebler FL =No- Nip gebdildet. 95Sowohl der Mefwert Np als auch der Fehler No ~ Ryep konnen in der Anzeige dargestellt werden. Zur Fehlerprotokollierung wird die Differenz No . Nef mit einem DAU in.einen Analog- wert umgese tz CEC No -Nugp 2 )s und z.B. mit einem xX - Y = gihveibes erfa8t, wie Bild 45 zeigt. is K (No- Nres} L5B Startadresse a) NSB : Endadresse 3T a)| MSB-6 gO b)| MSB 1 a)|MSB+6 b)i nx . b)) nx4 2r : . 1 4F TT 2+ a) dinearitdtsfehler um das MSB : "3T _ b) =" der Gesamtkenrilinie, : 96 } Bild 45 Protokoll des Linearittsfehlers Zur Jesivns der Genenigkeitsklessen von ADU sind die erfor- derlichen Fehlergrenzen + FP, und - Fy einsugebens Die Grenz= wertkomparatoren vergleichen No - Niet mit den vorgegebenen Grenzwerten und setzen die dazugehdrigen Fehlerspeicher. Fir zu groBe Fehler kann die Testroutine unterbrochen werden oder die Einsortierung in die erraichte Genauigkeltsklasse am Ende vorgenommen werden. Je nach Anforderuhgen der Fehleranalyse ist die Gonauigkeit des Referenz-Dav zu wablens In der Regel sollte er um den Hektor 10 praziser als dex zu priifende AD-Wendler sein.Fir schnelle ADU mit geringer Auflsung beansprucht dieser Test verhiltniswmaBig kleine Priifzeiten. Fir intgrierende Wandler wie den 520 D bestimmt die Zab der MeBpunkte und. seine eigene Umsetzgeschwindigkeit Sensences aie MeBzeite Da die differenziellen Nichtlinearitaten der Kennlinien in- spaterendes Wendler duberst gering sind, kenn fiir Wandler, die. nach diesem Umse tzverfahren arbeiten, auf die Messung ad allen Kennlinienpunkten verzichtet werden. Es ist nur eine geringe Anzahl von MeBpunkten zur Binschaitzung der Li- nearitat dieser Wandlex erforderlich. 9398 11. LITERATURVERZEICHNIS // Co /2f (3/ 14/ 15/ /6/ 17/ Seltzer, Ds: Elektronische AD-Umastzer | Springer Verlag, Heidelberg, New York, 1977. Seifart, M.: Einfache ADU mit hoher Linearitt und . Genauigkeit Nachrichtentechnik Elektronik 28(1978) 10,.S. 418 = 420 Seifart, M.: Spannungs- und Stromfrequenzwandler Bogk, Ge: nach dem Integrationsverfebren fe 26(1977) 15, S. 507 ~ 540, Teil 4 rfe 26(1977) 16, S. 535 - 536, Teil 2 Seifert, M.: Integrierender Analog~Digital-Umsetzez mi stark verkirzter Unsetzzoit rie 30(1981) 11, S. 688 - 691 Bobs, Wet Bin schneller & bit-Analog-Digital- Umsetzer tfe 28(1979) 1, Se 22 = 23 Dieben, Ae; Schneller Analog-Digiteal-Wendler fiir Heymel, Ge; Testzwecke Unger, He: tfe 28(1979) 10, S. 621 = 623 IEC-Dokument, Techn, Komitee Nx. 47, Semiconductor Devices and Integrated Circuits, Juni 1982 Conversion terms for linear and nonlinear analogue - to = digital Converters ( ADCs ) and digital-to-analogue . Converters ( DaCs )/o/. Shaingold, DHest Analog~Digital Conversion notes Analog Devices Inc., Norwood, Masse, 4977 /9/ eichmann, Je: I7I-Schaltungstechnik wfe 26(1977) 8, So 245 = 247 /10/ Boldt, Je: TI-Schaltungstechnix Junge, Ee: Schnfelder, Bet rfe 26(1977) 8, S. 245 - 247 ; . /41/ Informetionsblatt: Monolithisch integrierter bipola- per 3 Digit-A/D-Wandlerschaltkreis c 520 D Ausgahe 8/81, VEB Halbleiterwerk Frankfurt (Oder) f12/ Fachbereichsstandard, TGL 38014 Bipolarer Analog-Digital-Wandlerscheltkreia C 520 D /13/ Philipow, Be: Taschenbuch Elektrotechnik, Bd. 4, : 8. 441 VEB Verlag Technik Berlin 1979 . Jf Kehl, Bs: Der Analog-Digital-Wandler C 520 D rfe 31(1982) 6, S. 377 ~ 382 /15/ Doring, H.: Analogwerteingabe in Mikrorechner mit 5 C520 D rfe 31(1982) 6, S. 382 = 383 * /16/. Scheuschner, D.: A/D-Wandler C 520 D mit U 880 ge- koppelt rfe 31(1982) 6, S. 384 417/ + Xatalog Optoelektronische Bauelemonte, VEB WE Berlin - 99| informations: und Applikationshefte ,MIKROELEKTRONIK" Bisher erschienen: Heft 1: A210 und 211 | Heft 2: A 301 Heft 3: A 290 Heft 4: A 202 Heft 5: A 244 und A 281 Heft 6: Importbauelemente RGW , |S" Heft 7: A 273 und A 274 Heft 8: Importbauelemente RGW Heft 9: A 302 Heft 10: A 277 (LED-Ansteuer |S) Heft 11: B 260 (IS fiir Schaltnetzteile) Heft 12: Zuverldssigkeit von IS Heft 13: Leistungselektronik | Heft 14: C 520 In Vorbereitung: ; Heft 15: D 410 und E 412 Heft 16: Leistungselektronik Il Heft 17: B 555 Abanderungen werden aus technischen Griinden vorbehalten! Schriftliche Bestellungen fiir Versand nur an: KAMMER DER TECHNIK Vorstand des Bezirksverbandes 1200 Frankfurt (Oder) EbertusstraBe 2 Di rektverka uf: INFORMATIONSZENTRUM HFO 1200 Frankfurt (Oder) . Karl-Marx-StraBe 32 I-6-1 NT Ffe. 4565-1182 GG 10/82veb halbleiterwerk frankfurt/oder (ie) leitbetrieb im veb kombinat mikroelektronik KAMMER DER TECHNIK Vorstand des Bezirksverbandes Frankfurt (Oder), EbertusstraBe 2 Beratungs- und Informationsstelle Mikroelektronik BIS Bezirk Frankfurt (Oder) Aufgaben : Kundenberatung zum rationellen Einsatz der Mikroelektronik Mitarbeit bei der schnellen Uberfithrung elekironiscier Lo- sungsvarianten: in der Industrie = Erfassung und Speicherung von Informationen tiber Lsungs- varianten und Wirkprinzipien der Elektronik, inschlieBlich Soft-Ware-Dokumentation . Aus- und Weiterbildung auf dem Gebiet der Mikroelektronik durch BildungsmaBnahmen des Bezirksverbandes der Kam- mer der Technik Frankfurt (Oder) Ausfithrliche Informationen nach Anmeldung: Beratungs- und Informationsstelle Mikroelektronik 1200 Frankfurt (Oder) Ernst-Thdlmann-StraBe 37 - Telefon 327171 EVP 4,00 M