MC74HC390ADT - ON Semiconductor

 Semiconductor Components Industries, LLC, 2000

March, 2000 – Rev. 2 1Publication Order Number:

MC74HC390A/D

MC74HC390A

Dual 4-Stage Binary Ripple

Counter with

÷

2 and

÷

5

Sections

High–Performance Silicon–Gate CMOS

The MC74HC390A is identical in pinout to the LS390. The device

inputs are compatible with standard CMOS outputs; with pullup

resistors, they are compatible with LSTTL outputs.

This device consists of two independent 4–bit counters, each

composed of a divide–by–two and a divide–by–five section. The

divide–by–two and divide–by–five counters have separate clock

inputs, and can be cascaded to implement various combinations of ÷ 2

and/or ÷ 5 up to a ÷ 100 counter.

Flip–flops internal to the counters are triggered by high–to–low

transitions of the clock input. A separate, asynchronous reset is

provided for each 4–bit counter. State changes of the Q outputs do not

occur simultaneously because of internal ripple delays. Therefore,

decoded output signals are subject to decoding spikes and should not

be used as clocks or strobes except when gated with the Clock of the

HC390A.

•Output Drive Capability: 10 LSTTL Loads

•Outputs Directly Interface to CMOS, NMOS, and TTL

•Operating Voltage Range: 2 to 6 V

•Low Input Current: 1 µA

•High Noise Immunity Characteristic of CMOS Devices

•In Compliance with the Requirements Defined by JEDEC Standard

No 7A

•Chip Complexity: 244 FETs or 61 Equivalent Gates

LOGIC DIAGRAM

QA

QB

QC

QD

1, 15

4, 12

2, 14

3, 13

5, 11

6, 10

7, 9

PIN 16 = VCC

PIN 8 = GND

CLOCK A

RESET

CLOCK B

÷ 2

COUNTER

÷ 5

COUNTER

FUNCTION TABLE

Clock

A B Reset Action

X X H Reset

÷ 2 and ÷ 5

X L Increment

÷ 2

X L Increment

÷ 5

SO–16

D SUFFIX

CASE 751B

http://onsemi.com

TSSOP–16

DT SUFFIX

CASE 948F

1

16

PDIP–16

N SUFFIX

CASE 648

1

16

1

16

MARKING

DIAGRAMS

1

16

MC74HC390AN

AWLYYWW

1

16

HC390A

AWLYWW

A = Assembly Location

WL = W afer Lot

YY = Year

WW = Work Week

HC

390A

ALYW

1

16

Device Package Shipping

ORDERING INFORMATION

MC74HC390AN PDIP–16 2000 / Box

MC74HC390AD SOIC–16 48 / Rail

MC74HC390ADR2 SOIC–16 2500 / Reel

MC74HC390ADT TSSOP–16 96 / Rail

MC74HC390ADTR2 TSSOP–16 2500 / Reel

PIN ASSIGNMENT

13

14

15

16

9

10

11

125

4

3

2

1

8

7

6

CLOCK Bb

QAb

RESET b

CLOCK Ab

VCC

QDb

QCb

QBb

CLOCK Ba

QAa

RESET a

CLOCK Aa

GND

QDa

QCa

QBa

MC74HC390A

http://onsemi.com

2

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MAXIMUM RATINGS*

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎÎ

Value

ÎÎÎ

Unit

ÎÎÎÎ

VCC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to + 7.0

ÎÎÎ

V

ÎÎÎÎ

Vin

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to VCC + 0.5

ÎÎÎ

V

ÎÎÎÎ

Vout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Output Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to VCC + 0.5

ÎÎÎ

V

ÎÎÎÎ

Iin

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Current, per Pin

ÎÎÎÎÎ

±20

ÎÎÎ

mA

ÎÎÎÎ

Iout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Output Current, per Pin

ÎÎÎÎÎ

±25

ÎÎÎ

mA

ÎÎÎÎ

ICC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Current, VCC and GND Pins

ÎÎÎÎÎ

±50

ÎÎÎ

mA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

PD

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Power Dissipation in Still Air, Plastic DIP†

SOIC Package†

TSSOP Package†

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

750

500

450

ÎÎÎ

Î

ÎÎÎ

mW

ÎÎÎÎ

Tstg

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Storage Temperature

ÎÎÎÎÎ

– 65 to + 150

ÎÎÎ

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

TL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Lead Temperature, 1 mm from Case for 10 Seconds

Plastic DIP, SOIC or TSSOP Package

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

260

ÎÎÎ

Î

ÎÎÎ

_

C

*Maximum Ratings are those values beyond which damage to the device may occur.

Functional operation should be restricted to the Recommended Operating Conditions.

†Derating — Plastic DIP: – 10 mW/

_

C from 65

_

to 125

_

C

SOIC Package: – 7 mW/

_

C from 65

_

to 125

_

C

TSSOP Package: – 6.1 mW/

_

C from 65

_

to 125

_

C

For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎ

Min

ÎÎ

Max

ÎÎÎ

Unit

ÎÎÎÎ

VCC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Voltage (Referenced to GND)

ÎÎÎ

2.0

ÎÎ

6.0

ÎÎÎ

V

ÎÎÎÎ

Vin, Vout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Voltage, Output Voltage (Referenced to GND)

ÎÎÎ

0

ÎÎ

VCC

ÎÎÎ

V

ÎÎÎÎ

TA

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Operating Temperature, All Package Types

ÎÎÎ

– 55

ÎÎ

+ 125

ÎÎÎ

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

tr, tf

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Input Rise and Fall T ime VCC = 2.0 V

(Figure 1) VCC = 3.0 V

VCC = 4.5 V

VCC = 6.0 V

ÎÎÎ

Î

ÎÎÎ

0

ÎÎ

1000

600

500

400

ÎÎÎ

Î

ÎÎÎ

ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Test Conditions

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VCC

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

– 55 to

25

_

C

ÎÎÎ

Î

ÎÎÎ

v

85

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

v

125

_

C

ÎÎÎ

Î

ÎÎÎ

Unit

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VIH

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Minimum High–Level Input

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vout = 0.1 V or VCC – 0.1 V

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1.5

2.1

3.15

4.2

ÎÎÎ

Î

ÎÎÎ

1.5

2.1

3.15

4.2

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1.5

2.1

3.15

4.2

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VIL

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Low–Level Input

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vout = 0.1 V or VCC – 0.1 V

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.5

0.9

1.35

1.8

ÎÎÎ

Î

ÎÎÎ

0.5

0.9

1.35

1.8

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.5

0.9

1.35

1.8

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VOH

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Minimum High–Level Output

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1.9

4.4

5.9

ÎÎÎ

Î

ÎÎÎ

1.9

4.4

5.9

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1.9

4.4

5.9

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL |Iout|

v

2.4 mA

|Iout|

v

4.0 mA

|Iout|

v

5.2 mA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.48

3.98

5.48

ÎÎÎ

Î

ÎÎÎ

2.34

3.84

5.34

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.20

3.70

5.20

ÎÎÎ

Î

ÎÎÎ

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VOL

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Low–Level Output

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.1

ÎÎÎ

Î

ÎÎÎ

0.1

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.1

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL |Iout|

v

2.4 mA

|Iout|

v

4.0 mA

|Iout|

v

5.2 mA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.26

ÎÎÎ

Î

ÎÎÎ

0.33

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.40

ÎÎÎ

Î

ÎÎÎ

This device contains protection

circuitry to guard against damage

due to high static voltages or electric

fields. However, precautions must

be taken to avoid applications of any

voltage higher than maximum rated

voltages to this high–impedance cir-

cuit. For proper operation, Vin and

Vout should be constrained to the

range GND

v

(Vin or V out)

v

VCC.

Unused inputs must always be

tied to an appropriate logic voltage

level (e.g., either GND or VCC).

Unused outputs must be left open.

MC74HC390A

http://onsemi.com

3

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

ÎÎÎ

Unit

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎÎ

VCC

V

ÎÎÎÎÎÎÎÎÎ

Test Conditions

ÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Symbol

ÎÎÎ

Unit

ÎÎÎÎ

v

125

_

C

ÎÎÎ

v

85

_

C

ÎÎÎÎ

– 55 to

25

_

C

ÎÎÎÎ

VCC

V

ÎÎÎÎÎÎÎÎÎ

Test Conditions

ÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Symbol

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

Iin

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Input Leakage

Current

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VCC or GND

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

±0.1

ÎÎÎ

Î

ÎÎÎ

±1.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

±1.0

ÎÎÎ

Î

ÎÎÎ

µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ICC

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Quiescent Supply

Current (per Package)

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VCC or GND

Iout = 0 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

4

ÎÎÎ

Î

ÎÎÎ

40

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

160

ÎÎÎ

Î

ÎÎÎ

µA

NOTE:Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book

(DL129/D).

AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, Input tf = tf = 6 ns)

ÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VCC

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

– 55 to

25

_

C

ÎÎÎ

Î

ÎÎÎ

v

85

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

v

125

_

C

ÎÎÎ

Î

ÎÎÎ

Unit

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

fmax

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Clock Frequency (50% Duty Cycle)

(Figures 1 and 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

10

15

30

50

ÎÎÎ

Î

ÎÎÎ

9

14

28

45

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

8

12

25

40

ÎÎÎ

Î

ÎÎÎ

MHz

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPLH,

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Clock A to QA

(Figures 1 and 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

70

40

24

20

ÎÎÎ

Î

ÎÎÎ

80

45

30

26

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

90

50

36

31

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPLH,

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Clock A to QC

(QA connected to Clock B)

(Figures 1 and 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

200

160

58

49

ÎÎÎ

Î

ÎÎÎ

250

185

65

62

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

300

210

70

68

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPLH,

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Clock B to QB

(Figures 1 and 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

70

40

26

22

ÎÎÎ

Î

ÎÎÎ

80

45

33

28

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

90

50

39

33

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPLH,

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Clock B to QC

(Figures 1 and 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

90

56

37

31

ÎÎÎ

Î

ÎÎÎ

105

70

46

39

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

180

100

56

48

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPLH,

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Clock B to QD

(Figures 1 and 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

70

40

26

22

ÎÎÎ

Î

ÎÎÎ

80

45

33

28

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

90

50

39

33

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Reset to any Q

(Figures 2 and 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

80

48

30

26

ÎÎÎ

Î

ÎÎÎ

95

65

38

33

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

110

75

44

39

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tTLH,

tTHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Output T ransition Time, Any Output

(Figures 1 and 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

75

27

15

13

ÎÎÎ

Î

ÎÎÎ

95

32

19

15

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

110

36

22

19

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Cin

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Input Capacitance

ÎÎÎÎ

—

ÎÎÎÎ

10

ÎÎÎ

10

ÎÎÎÎ

10

ÎÎÎ

pF

1. For propagation delays with loads other than 50 pF , see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

2. Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

Typical @ 25°C, VCC = 5.0 V

CPD Power Dissipation Capacitance (Per Counter)* 35 pF

*Used to determine the no–load dynamic power consumption: PD = CPD VCC2f + ICC VCC. For load considerations, see Chapter 2 of the

ON Semiconductor High–Speed CMOS Data Book (DL129/D).

MC74HC390A

http://onsemi.com

4

TIMING REQUIREMENTS (Input tr = tf = 6 ns)

ÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VCC

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

– 55 to

25

_

C

ÎÎÎ

Î

ÎÎÎ

v

85

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

v

125

_

C

ÎÎÎ

Î

ÎÎÎ

Unit

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

trec

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Recovery Time, Reset Inactive to Clock A or Clock B

(Figure 2)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

25

15

10

9

ÎÎÎ

Î

ÎÎÎ

30

20

13

11

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

40

30

15

13

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tw

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Pulse Width, Clock A, Clock B

(Figure 1)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

75

27

15

13

ÎÎÎ

Î

ÎÎÎ

95

32

19

15

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

110

36

22

19

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tw

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Pulse Width, Reset

(Figure 2)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

75

27

20

18

ÎÎÎ

Î

ÎÎÎ

95

32

24

22

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

110

36

30

28

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tf, tf

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Input Rise and Fall T imes

(Figure 1)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1000

800

500

400

ÎÎÎ

Î

ÎÎÎ

1000

800

500

400

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1000

800

500

400

ÎÎÎ

Î

ÎÎÎ

ns

NOTE:Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book

(DL129/D).

PIN DESCRIPTIONS

INPUTS

Clock A (Pins 1, 15) and Clock B (Pins 4, 15)

Clock A is the clock input to the ÷ 2 counter; Clock B is

the clock input to the ÷ 5 counter . The internal flip–flops are

toggled by high–to–low transitions of the clock input.

CONTROL INPUTS

Reset (Pins 2, 14)

Asynchronous reset. A high at the Reset input prevents

counting, resets the internal flip–flops, and forces QA

through QD low.

OUTPUTS

QA (Pins 3, 13)

Output of the ÷ 2 counter.

QB, QC, QD (Pins 5, 6, 7, 9, 10, 11)

Outputs of the ÷ 5 counter . QD is the most significant bit.

QA is the least significant bit when the counter is connected

for BCD output as in Figure 4. QB is the least significant bit

when the counter is operating in the bi–quinary mode as in

Figure 5.

SWITCHING WAVEFORMS

Q

tr

tf

tPLH tPHL

tTLH tTHL

VCC

GND

CLOCK 10% 50%

90%

1/fmax

tw

trec

RESET

Figure 1. Figure 2.

VCC

GND

VCC

GND

10%

50%

90% Q

CLOCK

50%

tPHL

tw

10%

MC74HC390A

http://onsemi.com

5

C

DR

Q

0123456789

EXPANDED LOGIC DIAGRAM

TIMING DIAGRAM

(QA Connected to Clock B)

QA

QB

QC

QD

CLOCK A

RESET

QA

QB

QC

QD

CLOCK A

CLOCK B

RESET

3, 13

5, 11

6, 10

7, 9

1, 15

4, 12

2, 14

C

DR

Q

C

DR

Q

C

DRQ

0123456

TEST CIRCUIT

*Includes all probe and jig capacitance

CL*

TEST POINT

DEVICE

UNDER

TEST

OUTPUT

Figure 3.

MC74HC390A

http://onsemi.com

6

APPLICATIONS INFORMATION

Each half of the MC54/74HC390A has independent ÷ 2

and ÷ 5 sections (except for the Reset function). The ÷ 2 and

÷ 5 counters can be connected to give BCD or bi–quinary

(2–5) count sequences. If Output QA is connected to the

Clock B input (Figure 4), a decade divider with BCD output

is obtained. The function table for the BCD count sequence

is given in Table 1.

To obtain a bi–quinary count sequence, the input signals

connected to the Clock B input, and output QD is connected

to the Clock A input (Figure 5). QA provides a 50% duty

cycle output. The bi–quinary count sequence function table

is given in Table 2.

Table 1. BCD Count Sequence*

Output

Count QDQCQBQA

0 L L L L

1 L L L H

2 L L H L

3 L L H H

4 L H L L

5 L H L H

6 L H H L

7 L H H H

8 H L L L

9 H L L H

*QA connected to Clock B input.

Table 2. Bi–Quinary Count Sequence**

Output

Count QAQDQCQB

0 L L L L

1 L L L H

2 L L H L

3 L L H H

4 L H L L

8 H L L L

9 H L L H

10 H L H L

11 H L H H

12 H H L L

**QD connected to Clock A input.

CONNECTION DIAGRAMS

1, 15 ÷ 2

COUNTER

CLOCK A

RESET

Figure 4. BCD Count Figure 5. Bi-Quinary Count

÷ 2

COUNTER

÷ 5

COUNTER

÷ 5

COUNTER

CLOCK B

CLOCK A

RESET

CLOCK B

1, 15 QA

QB

QC

QD

3, 13

5, 11

6, 10

7, 9

4, 12

2, 14

QA

QB

QC

QD

3, 13

5, 11

6, 10

7, 9

4, 12

2, 14

MC74HC390A

http://onsemi.com

7

PACKAGE DIMENSIONS

PDIP–16

N SUFFIX

CASE 648–08

ISSUE R

MIN MINMAX MAX

INCHES MILLIMETERS

DIM

A

B

C

D

F

G

H

J

K

L

M

S

18.80

6.35

3.69

0.39

1.02

0.21

2.80

7.50

0°

0.51

19.55

6.85

4.44

0.53

1.77

0.38

3.30

7.74

10°

1.01

0.740

0.250

0.145

0.015

0.040

0.008

0.110

0.295

0°

0.020

0.770

0.270

0.175

0.021

0.070

0.015

0.130

0.305

10°

0.040

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: INCH.

3. DIMENSION L TO CENTER OF LEADS WHEN

FORMED PARALLEL.

4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.

5. ROUNDED CORNERS OPTIONAL.

2.54 BSC

1.27 BSC

0.100 BSC

0.050 BSC

–A

–

B

18

916

F

HGD 16 PL

S

C

–T

–SEATING

PLANE

KJM

L

TA0.25 (0.010) M M

0.25 (0.010) T B A

MS S

MIN MINMAX MAX

MILLIMETERS INCHES

DIM

A

B

C

D

F

G

J

K

M

P

R

9.80

3.80

1.35

0.35

0.40

0.19

0.10

0°

5.80

0.25

10.00

4.00

1.75

0.49

1.25

0.25

7°

6.20

0.50

0.386

0.150

0.054

0.014

0.016

0.008

0.004

0°

0.229

0.010

0.393

0.157

0.068

0.019

0.049

0.009

7°

0.244

0.019

1.27 BSC 0.050 BSC

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: MILLIMETER.

3. DIMENSIONS A AND B DO NOT INCLUDE

MOLD PROTRUSION.

4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)

PER SIDE.

5. DIMENSION D DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE DAMBAR

PROTRUSION SHALL BE 0.127 (0.005) TOTAL

IN EXCESS OF THE D DIMENSION AT

MAXIMUM MATERIAL CONDITION.

18

916

–A

–

–B

–

D16 PL

K

C

G

–T

–

SEATING

PLANE

R X 45°

MJ

F

P 8 PL 0.25 (0.010) B

M M

SOIC–16

D SUFFIX

CASE 751B–05

ISSUE J

MC74HC390A

http://onsemi.com

8

PACKAGE DIMENSIONS

TSSOP–16

DT SUFFIX

CASE 948F–01

ISSUE O

ÇÇÇ

DIM MIN MAX MIN MAX

INCHESMILLIMETERS

A4.90 5.10 0.193 0.200

B4.30 4.50 0.169 0.177

C––– 1.20 ––– 0.047

D0.05 0.15 0.002 0.006

F0.50 0.75 0.020 0.030

G0.65 BSC 0.026 BSC

H0.18 0.28 0.007 0.011

J0.09 0.20 0.004 0.008

J1 0.09 0.16 0.004 0.006

K0.19 0.30 0.007 0.012

K1 0.19 0.25 0.007 0.010

L6.40 BSC 0.252 BSC

M0 8 0 8

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: MILLIMETER.

3. DIMENSION A DOES NOT INCLUDE MOLD FLASH.

PROTRUSIONS OR GATE BURRS. MOLD FLASH OR

GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER

SIDE.

4. DIMENSION B DOES NOT INCLUDE INTERLEAD

FLASH OR PROTRUSION. INTERLEAD FLASH OR

PROTRUSION SHALL NOT EXCEED

0.25 (0.010) PER SIDE.

5. DIMENSION K DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE DAMBAR PROTRUSION

SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K

DIMENSION A T MAXIMUM MATERIAL CONDITION.

6. TERMINAL NUMBERS ARE SHOWN FOR

REFERENCE ONLY.

7. DIMENSION A AND B ARE TO BE DETERMINED AT

DATUM PLANE –W–.

____

SECTION N–N

SEATING

PLANE

IDENT.

PIN 1

18

16 9

DETAIL E

J

J1

B

C

D

A

K

K1

H

G

ÉÉÉ

DETAIL E

F

M

L

2X L/2

–U–

S

U0.15 (0.006) T

S

U0.15 (0.006) T

S

U

M

0.10 (0.004) V S

T

0.10 (0.004)

–T–

–V–

–W–

0.25 (0.010)

16X REFK

N

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes

without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular

purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,

including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or

specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “T ypicals” must be

validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.

SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body , or other applications

intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or

death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold

SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable

attorney fees arising out of, directly or indirectly , any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim

alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Af firmative Action Employer.

PUBLICATION ORDERING INFORMATION

CENTRAL/SOUTH AMERICA:

Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)

Email: ONlit–spanish@hibbertco.com

ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support

Phone: 303–675–2121 (T ue–Fri 9:00am to 1:00pm, Hong Kong Time)

Toll Free from Hong Kong & Singapore:

001–800–4422–3781

Email: ONlit–asia@hibbertco.com

JAPAN: ON Semiconductor , Japan Customer Focus Center

4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549

Phone: 81–3–5740–2745

Email: r14525@onsemi.com

ON Semiconductor Website : http://onsemi.com

For additional information, please contact your local

Sales Representative.

MC74HC390A/D

NORTH AMERICA Literature Fulfillment:

Literature Distribution Center for ON Semiconductor

P.O. Box 5163, Denver , Colorado 80217 USA

Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada

Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada

Email: ONlit@hibbertco.com

Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada

N. American Technical Support: 800–282–9855 Toll Free USA/Canada

EUROPE: LDC for ON Semiconductor – European Support

German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich T ime)

Email: ONlit–german@hibbertco.com

French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time)

Email: ONlit–french@hibbertco.com

English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time)

Email: ONlit@hibbertco.com

EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781

*Available from Germany, France, Italy, England, Ireland