Semiconductor Components Industries, LLC, 2000
August, 2000 – Rev. 4 1Publication Order Number:
MC14001UB/D
MC14001UB, MC14011UB
UB-Suffix Series
CMOS Gates
The UB Series logic gates are constructed with P and N channel
enhancement mode devices in a single monolithic structure
(Complementary MOS). Their primary use is where low power
dissipation and/or high noise immunity is desired. The UB set of
CMOS gates are inverting non–buffered functions.
Supply Voltage Range = 3.0 Vdc to 18 Vdc
Linear and Oscillator Applications
Capable of Driving Two Low–power TTL Loads or One Low–power
Schottky TTL Load Over the Rated Temperature Range
Double Diode Protection on All Inputs
Pin–for–Pin Replacements for Corresponding CD4000 Series UB
Suffix Devices
MAXIMUM RATINGS (Voltages Referenced to VSS) (Note 1.)
Symbol Parameter Value Unit
VDD DC Supply Voltage Range –0.5 to +18.0 V
Vin, Vout Input or Output Voltage Range
(DC or Transient) –0.5 to VDD + 0.5 V
Iin, Iout Input or Output Current
(DC or Transient) per Pin ±10 mA
PDPower Dissipation,
per Package (Note 2.) 500 mW
TAAmbient Temperature Range –55 to +125 °C
Tstg Storage Temperature Range –65 to +150 °C
TLLead Temperature
(8–Second Soldering) 260 °C
1. Maximum Ratings are those values beyond which damage to the device
may occur.
2. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/C From 65C To 125C
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high–impedance circuit. For proper operation, Vin and Vout should be constrained
to the range VSS (Vin or Vout) VDD.
Unused inputs must always be tied to an appropriate logic voltage level (e.g.,
either VSS or VDD). Unused outputs must be left open.
http://onsemi.com
MARKING
DIAGRAMS
1
14
PDIP–14
P SUFFIX
CASE 646
MC140xxUBCP
AWLYYWW
SOIC–14
D SUFFIX
CASE 751A 1
14
140xxU
AWLYWW
xx = Specific Device Code
A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week
Device Package Shipping
ORDERING INFORMATION
MC14001UBCP PDIP–14 2000/Box
MC14001UBD SOIC–14 55/Rail
MC14001UBDR2 SOIC–14 2500/Tape & Reel
MC14011UBCP PDIP–14
MC14011UBD SOIC–14
MC14011UBDR2 SOIC–14
2000/Box
55/Rail
2500/Tape & Reel
MC14001UB
Quad 2–Input NOR Gate
MC14011UB
Quad 2–Input NAND Gate
MC14001UB, MC14011UB
http://onsemi.com
2
LOGIC DIAGRAMS
MC14001UB
Quad 2–Input
NOR Gate
MC14011UB
Quad 2–Input
NAND Gate
VDD = PIN 14
VSS = PIN 7
FOR ALL DEVICES
13
12
9
8
6
5
2
13
4
10
11 13
12
9
8
6
5
2
13
4
10
11
PIN ASSIGNMENTS
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
OUTD
IN 1D
IN 2D
VDD
IN 1C
IN 2C
OUTB
OUTA
IN 2A
IN 1A
VSS
IN 2B
IN 1B
11
12
13
14
8
9
105
4
3
2
1
7
6
OUTC
OUTD
IN 1D
IN 2D
VDD
IN 1C
IN 2C
OUTB
OUTA
IN 2A
IN 1A
VSS
IN 2B
IN 1B
MC14001UB
Quad 2–Input NOR Gate MC14011UB
Quad 2–Input NAND Gate
MC14001UB, MC14011UB
http://onsemi.com
3
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎ
ÎÎÎ
VDD
ÎÎÎÎÎ
ÎÎÎÎÎ
– 55C
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
25C
ÎÎÎÎÎ
ÎÎÎÎÎ
125C
ÎÎÎ
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎ
ÎÎÎ
V
DD
Vdc
Min
ÎÎÎ
ÎÎÎ
Max
Min
ÎÎÎÎ
ÎÎÎÎ
Typ (3.)
ÎÎÎ
ÎÎÎ
Max
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Unit
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Output Voltage “0” Level
Vin = VDD or 0
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOL
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
10
15
Î
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
ÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
0
0
0
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
Î
ÎÎÎ
Î
Î
Î
ÎÎÎ
0.05
0.05
0.05
ÎÎÎ
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Vin = 0 or VDD “1” Level
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VOH
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
10
15
Î
4.95
9.95
14.95
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎ
4.95
9.95
14.95
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎ
Î
Î
Î
ÎÎÎ
Î
4.95
9.95
14.95
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Input Voltage “0” Level
(VO = 4.5 Vdc)
(VO = 9.0 Vdc)
(VO = 13.5 Vdc)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
VIL
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
10
15
Î
Î
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1.0
2.0
2.5
ÎÎ
ÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.25
4.50
6.75
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1.0
2.0
2.5
Î
Î
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
1.0
2.0
2.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
(VO = 0.5 Vdc) “1” Level
(VO = 1.0 Vdc)
(VO = 1.5 Vdc)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
IIH
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
10
15
Î
Î
4.0
8.0
12.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
4.0
8.0
12.5
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
2.75
5.50
8.25
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
Î
Î
4.0
8.0
12.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
Vdc
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Output Drive Current
(VOH = 2.5 Vdc) Source
(VOH = 4.6 Vdc)
(VOH = 9.5 Vdc)
(VOH = 13.5 Vdc)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
IOH
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
5.0
10
15
Î
Î
– 1.2
– 0.25
– 0.62
– 1.8
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
– 1.0
– 0.2
– 0.5
– 1.5
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
– 1.7
– 0.36
– 0.9
– 3.5
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
Î
Î
– 0.7
– 0.14
– 0.35
– 1.1
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
(VOL = 0.4 Vdc) Sink
(VOL = 0.5 Vdc)
(VOL = 1.5 Vdc)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
IOL
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
10
15
Î
Î
0.64
1.6
4.2
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
0.51
1.3
3.4
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.88
2.25
8.8
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
Î
Î
0.36
0.9
2.4
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
mAdc
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Input Current
ÎÎÎÎ
ÎÎÎÎ
Iin
ÎÎÎ
ÎÎÎ
15
ÎÎÎ
ÎÎÎ
± 0.1
ÎÎÎÎ
ÎÎÎÎ
±0.00001
ÎÎÎ
ÎÎÎ
± 0.1
ÎÎÎ
ÎÎÎ
± 1.0
ÎÎÎ
ÎÎÎ
µAdc
ÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ
Input Capacitance
(Vin = 0)
ÎÎÎÎ
ÎÎÎÎ
Cin
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎÎ
ÎÎÎÎ
5.0
ÎÎÎ
ÎÎÎ
7.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
pF
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Quiescent Current
(Per Package)
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
IDD
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
5.0
10
15
Î
Î
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.25
0.5
1.0
ÎÎ
ÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
0.0005
0.0010
0.0015
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
0.25
0.5
1.0
Î
Î
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
7.5
15
30
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
µAdc
ÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎ
Total Supply Current (4.) (5.)
(Dynamic plus Quiescent,
Per Gate CL = 50 pF)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
IT
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.0
10
15
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
IT = (0.3 µA/kHz) f + IDD/N
IT = (0.6 µA/kHz) f + IDD/N
IT = (0.8 µA/kHz) f + IDD/N
ÎÎÎ
Î
Î
Î
ÎÎÎ
µAdc
3. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
4. The formulas given are for the typical characteristics only at 25C.
5. To calculate total supply current at loads other than 50 pF:
IT(CL) = IT(50 pF) + (CL – 50) Vfk
where: IT is in µH (per package), CL in pF, V = (VDD – VSS) in volts, f in kHz is input frequency, and k = 0.001 x the number of exercised gates
per package.
MC14001UB, MC14011UB
http://onsemi.com
4
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
SWITCHING CHARACTERISTICS (6.) (CL = 50 pF, TA = 25C)
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Characteristic
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
Symbol
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
VDD
Vdc
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Min
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Typ (7.)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Max
ÎÎÎ
Î
Î
Î
ÎÎÎ
Unit
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Output Rise Time
tTLH = (3.0 ns/pF) CL + 30 ns
tTLH = (1.5 ns/pF) CL + 15 ns
tTLH = (1.1 ns/pF) CL + 10 ns
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tTLH
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
180
90
65
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
360
180
130
ÎÎÎ
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Output Fall Time
tTHL = (1.5 ns/pF) CL + 25 ns
tTHL = (0.75 ns/pF) CL + 12.5 ns
tTHL = (0.55 ns/pF) CL + 9.5 ns
ÎÎÎÎÎ
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tTHL
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
100
50
40
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
200
100
80
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Propagation Delay Time
tPLH, tPHL = (1.7 ns/pF) CL + 30 ns
tPLH, tPHL = (0.66 ns/pF) CL + 22 ns
tPLH, tPHL = (0.50 ns/pF) CL + 15 ns
ÎÎÎÎÎ
Î
ÎÎÎ
Î
Î
ÎÎÎ
Î
ÎÎÎÎÎ
tPLH, tPHL
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
5.0
10
15
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
90
50
40
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
180
100
80
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ns
6. The formulas given are for the typical characteristics only at 25C.
7. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
Figure 1. Switching Time Test Circuit and Waveforms
VDD
14
VSS
OUTPUT
CL
INPUT
*
7
PULSE
GENERATOR
20 ns 20 ns
INPUT
OUTPUT
INVERTING
tPHL tPLH
90%
50%
10%
90%
50%
10%
tTHL tTLH
VDD
0 V
VOH
VOL
*All unused inputs of AND, NAND gates must be
connected to VDD.
All unused inputs of OR, NOR gates must be
connected to VSS.
MC14001UB CIRCUIT SCHEMATIC
14 103
VDD
6
5
2
1
VSS
4711
12
13
9
8
MC14011UB CIRCUIT SCHEMATIC
(1/4 of Device Shown)
2, 5, 9, 12
1, 6, 8, 13
7 VSS
14 VDD
3, 4, 10, 11
MC14001UB, MC14011UB
http://onsemi.com
5
Figure 2. Typical Voltage and
Current Transfer Characteristics Figure 3. Typical Voltage Transfer
Characteristics versus
Temperature
Figure 4. Typical Output Source
Characteristics Figure 5. Typical Output Sink
Characteristics
Vout , OUTPUT VOLTAGE (Vdc)
16
14
12
10
8.0
6.0
4.0
2.0
00 2.0 4.0 6.0 8.0 10 12 14 16
8.0
6.0
4.0
2.0
0
ID, DRAIN CURRENT (mAdc)
Vin, INPUT VOLTAGE (Vdc)
Vout , OUTPUT VOLTAGE (Vdc)
16
14
12
10
8.0
6.0
4.0
2.0
00 2.0 4.0 6.0 8.0 10 12 14 16
Vin, INPUT VOLTAGE (Vdc)
ID, DRAIN CURRENT (mAdc)
-8.0
-6.0
-4.0
-2.0
0
-10
-10 -8.0 -6.0 -4.0 -2.0 0
VDS, DRAIN VOLTAGE (Vdc)
ID, DRAIN CURRENT (mAdc)
2.0
4.0
6.0
8.0
10
0
0
VDS, DRAIN VOLTAGE (Vdc)
2.0 4.0 6.0 8.0 10
TA = -55°C
TA = +25°C
TA = +125°C
a
b
c
VGS = -5.0 Vdc b
c
a
c
b
cb
a a
-10 Vdc
-15 Vdc
a
bca
b
c
a
b
c
5.0 Vdc
VGS = 10 Vdc
15 Vdc
TA = -55°C
TA = +25°C
TA = +125°C
a
b
c
VDD = 15 Vdc
TA = +125°C
TA = -55°C
a
b
a
b
TA = +25°C
Unused input
connected to
VSS.
One input only
Both inputs
10 Vdc
5.0 Vdc
ba
ba
ba
15 Vdc
10 Vdc
Unused input
connected to
VSS.
VDD = 15 Vdc
b
a
ab
ab
5.0 Vdc
10 Vdc
MC14001UB, MC14011UB
http://onsemi.com
6
PACKAGE DIMENSIONS
P SUFFIX
PLASTIC DIP PACKAGE
CASE 646–06
ISSUE M
17
14 8
B
ADIM MIN MAX MIN MAX
MILLIMETERSINCHES
A0.715 0.770 18.16 18.80
B0.240 0.260 6.10 6.60
C0.145 0.185 3.69 4.69
D0.015 0.021 0.38 0.53
F0.040 0.070 1.02 1.78
G0.100 BSC 2.54 BSC
H0.052 0.095 1.32 2.41
J0.008 0.015 0.20 0.38
K0.115 0.135 2.92 3.43
L
M--- 10 --- 10
N0.015 0.039 0.38 1.01

NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN
FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.
F
HG DK
C
SEATING
PLANE
N
–T–
14 PL
M
0.13 (0.005)
L
M
J0.290 0.310 7.37 7.87
MC14001UB, MC14011UB
http://onsemi.com
7
PACKAGE DIMENSIONS
D SUFFIX
PLASTIC SOIC PACKAGE
CASE 751A–03
ISSUE F
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE
MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.127 (0.005) TOTAL
IN EXCESS OF THE D DIMENSION AT
MAXIMUM MATERIAL CONDITION.
–A–
–B–
G
P7 PL
14 8
71 M
0.25 (0.010) B M
S
B
M
0.25 (0.010) A S
T
–T–
F
RX 45
SEATING
PLANE D14 PL K
C
J
M
DIM MIN MAX MIN MAX
INCHESMILLIMETERS
A8.55 8.75 0.337 0.344
B3.80 4.00 0.150 0.157
C1.35 1.75 0.054 0.068
D0.35 0.49 0.014 0.019
F0.40 1.25 0.016 0.049
G1.27 BSC 0.050 BSC
J0.19 0.25 0.008 0.009
K0.10 0.25 0.004 0.009
M0 7 0 7
P5.80 6.20 0.228 0.244
R0.25 0.50 0.010 0.019
 
MC14001UB, MC14011UB
http://onsemi.com
8
ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes
without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular
purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,
including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or
specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be
validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.
SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications
intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or
death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold
SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable
attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim
alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.
PUBLICATION ORDERING INFORMATION
CENTRAL/SOUTH AMERICA:
Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)
Email: ONlit–spanish@hibbertco.com
ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support
Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time)
Toll Free from Hong Kong & Singapore:
001–800–4422–3781
Email: ONlit–asia@hibbertco.com
JAPAN: ON Semiconductor, Japan Customer Focus Center
4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031
Phone: 81–3–5740–2745
Email: r14525@onsemi.com
ON Semiconductor Website: http://onsemi.com
For additional information, please contact your local
Sales Representative.
MC14001UB/D
NORTH AMERICA Literature Fulfillment:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver, Colorado 80217 USA
Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada
Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada
Email: ONlit@hibbertco.com
Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada
N. American Technical Support: 800–282–9855 Toll Free USA/Canada
EUROPE: LDC for ON Semiconductor – European Support
German Phone: (+1) 303–308–7140 (Mon–Fri 2:30pm to 7:00pm CET)
Email: ONlit–german@hibbertco.com
French Phone: (+1) 303–308–7141 (Mon–Fri 2:00pm to 7:00pm CET)
Email: ONlit–french@hibbertco.com
English Phone: (+1) 303–308–7142 (Mon–Fri 12:00pm to 5:00pm GMT)
Email: ONlit@hibbertco.com
EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781
*Available from Germany, France, Italy, UK